Community Profile

photo

Adil Zafar


Last seen: casi 2 años hace Con actividad desde 2022

Estadísticas

  • Thankful Level 1

Ver insignias

Content Feed

Ver por

Pregunta


Why is my FFT HDL Optimized block running slower in FIL than Simulink?
Hello, I am trying to run a FFT model on a Basys3 FPGA board using HDL Coder from Matlab. I am using the FPGA-in-the-loop appli...

alrededor de 2 años hace | 1 respuesta | 0

1

respuesta