Dominik Rzepka
AGH University of Science and Technology
Followers: 0 Following: 0
Professional Interests: signal processing
Estadísticas
1 Archivo
CLASIFICACIÓN
N/A
of 289.969
REPUTACIÓN
N/A
CONTRIBUCIONES
0 Preguntas
0 Respuestas
ACEPTACIÓN DE RESPUESTAS
0.00%
VOTOS RECIBIDOS
0
CLASIFICACIÓN
5.114 of 19.612
REPUTACIÓN
246
EVALUACIÓN MEDIA
5.00
CONTRIBUCIONES
1 Archivo
DESCARGAS
9
ALL TIME DESCARGAS
2362
CLASIFICACIÓN
of 144.350
CONTRIBUCIONES
0 Problemas
0 Soluciones
PUNTUACIÓN
0
NÚMERO DE INSIGNIAS
0
CONTRIBUCIONES
0 Publicaciones
CONTRIBUCIONES
0 Público Canales
EVALUACIÓN MEDIA
CONTRIBUCIONES
0 Temas destacados
MEDIA DE ME GUSTA
Your submissions received 1 five star rating
Awarded to Dominik Rzepka on 04 Apr 2020
Your submissions were downloaded 10 or more times in a month
Awarded to Dominik Rzepka on 01 Nov 2019
Publish your first submission
Awarded to Dominik Rzepka on 09 Oct 2019
Feeds
Enviada
Simplest PLL
Very simple example of phase locked loop.
alrededor de 10 años hace | 9 descargas |
También puede seleccionar uno de estos países/idiomas:
América
- América Latina (Español)
- Canada (English)
- United States (English)
Europa
- Belgium (English)
- Denmark (English)
- Deutschland (Deutsch)
- España (Español)
- Finland (English)
- France (Français)
- Ireland (English)
- Italia (Italiano)
- Luxembourg (English)
- Netherlands (English)
- Norway (English)
- Österreich (Deutsch)
- Portugal (English)
- Sweden (English)
- Switzerland
- United Kingdom (English)
Asia-Pacífico
- Australia (English)
- India (English)
- New Zealand (English)
- 中国
- 日本Japanese (日本語)
- 한국Korean (한국어)