Simulink Design Verifier

ACTUALIZACIÓN IMPORTANTE

 

Simulink Design Verifier

Identifique errores de diseño, demuestre el cumplimiento de requisitos y genere pruebas

 

Simulink Design Verifier™ utiliza métodos formales para identificar errores de diseño ocultos en modelos. Detecta bloques en el modelo que provocan desbordamiento de enteros, lógica muerta, infracciones de acceso a arrays y división por cero. Puede verificar formalmente que el diseño cumple con los requisitos funcionales. Por cada error de diseño o infracción de requisitos, genera un caso de prueba de simulación para depuración.

Simulink Design Verifier genera casos de pruebas para satisfacer los objetivos personalizados y de cobertura de modelos con el fin de ampliar los actuales casos de pruebas basados en requisitos. Estos casos de pruebas hacen que su modelo satisfaga los objetivos de condición, decisión, condición/decisión modificadas (MCDC) y cobertura personalizada. Además de los objetivos de cobertura, puede especificar objetivos de pruebas personalizadas para generar automáticamente casos de pruebas basados en requisitos.

La herramienta Model Slicer de Simulink Design Verifier aísla el comportamiento problemático presente en un modelo. Puede ver los bloques que afectan a la salida de un subsistema y remontar la ruta de una señal a través de varios conmutadores y lógicas.

El soporte para estándares del sector está disponible a través del IEC Certification Kit (para IEC 61508 e ISO 26262) y el DO Qualification Kit (para DO-178).

Detección de errores de diseño

Descubra errores de diseño en su modelo antes de la simulación, incluidos errores en tiempo de ejecución, errores de diagnóstico y lógica muerta.

Errores en tiempo de ejecución y errores de diagnóstico

Antes de ejecutar las simulaciones, puede detectar errores en tiempo de ejecución y de modelado, incluidos errores de desbordamiento de enteros, división por cero, array fuera de límites, valores por debajo de lo normal y punto flotante, así como errores de validez de datos. 

Detección de errores en tiempo de ejecución antes de la simulación.

Lógica muerta

Localice objetos en su modelo que no puedan ser activados durante la simulación y ejecución de código generado.

Visualización de la lógica muerta en sus modelos.

Generación de casos de pruebas

Genere casos de pruebas para simulación dinámica con el objetivo de alcanzar las metas de cobertura estructural y funcional.

Casos de pruebas para aumentar la cobertura

Aumente y amplíe los casos de pruebas creados de forma manual existentes para solucionar una cobertura de modelo incompleta.

Casos de pruebas basados en requisitos

Genere casos de pruebas a partir de modelos de requisitos del sistema.

Casos de pruebas para código C/C++

Genere casos de pruebas para aumentar la cobertura de código generado y código C/C++ invocados desde bloques de Simulink® y en gráficos de Stateflow®.

Generación de pruebas para modelos que invocan código C.

Verificación basada en requisitos

Verifique requisitos formales expresados con MATLAB, Simulink y Stateflow.

Requisitos de seguridad

Verifique que su diseño se comporta de acuerdo con requisitos de seguridad definidos formalmente y expresados con MATLAB®, Simulink y Stateflow.

Expresión de requisitos con Simulink.

Simplificación de diseños complejos para depuración

Utilice la herramienta Model Slicer para aislar comportamientos de interés en un modelo. Model Slicer utiliza una combinación de análisis dinámicos y estadísticos para trazar dependencias.

Aísle los comportamientos problemáticos

Resalte un área de interés y especifique un intervalo de tiempo relevante para generar un modelo simplificado y segmentado para depuración.

Simplificación de modelos de variantes

Utilice el reductor de variantes para generar un modelo reducido destinado a un subconjunto de configuraciones válidas.

Simplifique los modelos para su despliegue

Una vez que haya validado por completo su modelo de variantes principal, utilice el reductor de variantes para generar un modelo reducido destinado a un subconjunto de configuraciones válidas. También se reducirán todos los archivos y dependencias de variables relacionados. Los artefactos reducidos se empaquetarán en una carpeta independiente para permitir su fácil despliegue y uso compartido con clientes y partners.

Creación de un modelo reducido.

Funcionalidades más recientes

Análisis de punto flotante mejorado

Reduzca la aproximación racional para modelos que contengan aritmética de punto flotante de precisión simple y doble

Soporte para modelos de funciones de exportación

Analice y genere pruebas para modelos mediante la creación automática de planificadores que invocan funciones de modelos

Soporte para código personalizado de Stateflow

Analice y genere pruebas para construcciones C/C++ ubicadas en gráficos de Stateflow

Soporte para bloques de funciones C

Analice y genere pruebas para código C/C++ ubicado en bloques

Detección de errores de diseño de punto flotante

Detecte apariciones de valores de punto flotante no finitos, NaN y por debajo de lo normal

Model Slicer

Aproveche el reinicio rápido para agilizar los flujos de trabajo de depuración de modelos

Consulte las notas de la versión para saber los detalles sobre estas características y las funciones correspondientes.

Cómo utilizar Simulink para proyectos ISO 26262

Aprenda cómo el diseño basado en modelos con Simulink le permite diseñar y probar todo su sistema de automoción embebido bajo una amplia gama de condiciones de conducción y escenarios de fallos mucho antes de pasar al campo de pruebas. 

Consiga una prueba gratuita

30 días de exploración a su alcance.

Descargar ahora

¿Listo para comprar?

Solicitar precio y explore los productos relacionados.

¿Eres estudiante?

Obtenga el software para estudiantes de MATLAB y Simulink.

Más información