Generación y verificación de código HDL

 

Simulink para generación y verificación de código HDL 

Explore, implemente y verifique diseños de FPGA, SoC o ASIC sin tener que escribir código HDL.

Diseñe y explore a alto nivel y, a continuación, genere y verifique código HDL directamente desde MATLAB® o Simulink® para proyectos de prototipado o producción de FPGA, ASIC o system-on-chip (SoC).

  • Genere código VHDL® o Verilog® optimizado y legible para cualquier FPGA, ASIC o SoC
  • Conecte el diseño a nivel de sistema con la implementación a nivel de subsistema
  • Cree un subsistema hardware con modelos de hardware de alta calidad para procesos matemáticos, DSP, comunicaciones inalámbricas, control y procesamiento de visión
  • Convierta a punto fijo con orientación automatizada o genere operaciones en punto flotante nativas para cualquier dispositivo de destino
  • Despliegue y depure prototipos hardware directamente desde Simulink y MATLAB
  • Reutilice modelos de algoritmos y casos de pruebas 

"Con el diseño basado en modelos, podemos verificar nuestros algoritmos y la funcionalidad del sistema en menos tiempo, adaptarnos a los cambios de especificaciones con mayor rapidez y evaluar más opciones alternativas de diseño que con nuestro flujo de diseño tradicional. El diseño basado en modelos nos ayuda a salvar la distancia que separa a los expertos en algoritmos de los ingenieros de RTL.”

Mamoru Kamiya, Renesas System Design

Uso de MATLAB y Simulink para generación y verificación de código HDL

Generación de código HDL para cualquier dispositivo de destino

Utilice técnicas de síntesis de alto nivel para compilar código MATLAB o Simulink para hardware y convertirlo en código VHDL o Verilog legible, trazable y sintetizable. Este código está optimizado y es portable para cualquier hardware de FPGA, ASIC o SoC. 

Puede crear código HDL de alta calidad independientemente de su experiencia en el diseño de hardware. Trabajar a nivel alto le permite explorar rápidamente los análisis de la arquitectura hardware para alcanzar sus objetivos y generar de forma automática el código HDL y las interfaces.

Colaboración con diseño basado en modelos

Con Simulink, los desarrolladores de algoritmos pueden colaborar con los ingenieros de hardware, software y diseño analógico. Pueden utilizar los mismos modelos para diseñar, explorar análisis y verificar la arquitectura del sistema antes de comenzar la implementación.

Generar código HDL directamente desde estos modelos le permite adaptarse a los cambios, ya que mantiene la trazabilidad entre el modelo de VHDL o Verilog y los requisitos. 

Modelos y ejemplos listos para HDL

Cree su diseño con bloques de alto nivel que simulan implementaciones de algoritmos para hardware y genere código HDL de alta calidad. Entre los bloques se incluyen matemáticas, trigonometría, procesamiento de señales digitales, comunicaciones inalámbricas y procesamiento de vídeos e imágenes. Puede utilizar la propiedad intelectual a nivel de subsistema para comunicaciones inalámbricas LTE y procesamiento de visión

Conversión fácil a punto fijo

Convierta fácilmente sus tipos de datos de punto flotante a punto fijo para ser implementados. Esto le permite equilibrar el uso y la precisión de los recursos.

Si su diseño contiene cálculos que requieren una gran precisión o un alto rango dinámico, o si desea crear un prototipo antes de convertirlo a punto fijo, puede generar código HDL de punto flotante nativo que sea sintetizable y no dependa del destino.

Creación de prototipos de FPGA y SoC de forma automática

En las conocidas plataformas de creación de prototipos de FPGA y SoC desarrolladas por Xilinx®, Intel®, Microsemi® y Speedgoat, puede generar todo lo que necesita para programar el dispositivo con solo pulsar un botón. Entonces podrá ejecutar el prototipo como un dispositivo autónomo o conectarlo a MATLAB o Simulink para la creación de estímulos y la depuración. Finalmente podrá reutilizarlo para la implementación en producción en cualquier FPGA, ASIC o SoC. Además, podrá configurar placas de prototipado personalizadas para una programación fácil.

Reutilización de modelos y pruebas en la verificación

Cosimule sus modelos y pruebas de MATLAB o Simulink con código HDL escrito a mano o generado automáticamente para su ejecución en un simulador de Mentor Graphics® o Cadence®. Después exporte estos modelos y pruebas como componentes DPI-C de SystemVerilog para su UVM o entorno de verificación personalizado.