Calendario e inscripción

Pre-requisitos

Simulink para Modelado de Sistemas Dinámicos (o Simulink para Diseño de Sistemas de Automoción o Simulink para Diseño de Sistemas Aeroespaciales). Conocimientos de programación en C y HDL.

Programación de Xilinx Zynq SoCs con MATLAB y Simulink

Este curso de dos días se centra en desarrollar y configurar modelos en el entorno Simulink^® y desplegarlo en la plataforma Xilinx^® Zynq^®-7000. El curso está orientado a usuarios de Simulink que quieran generar, validar y desplegar código embebido y código HDL para codiseño de software/hardware usando Embedded Coder^® y HDL Coder^™.

Temas incluidos:

Vista general de Zynq y entorno de configuración
Introducción a Embedded Coder y HDL Coder
Generación de bloques de propiedad intelectual (IP cores) y su despliegue
Uso de la interfaz AXI4
Verificación de Processor-in-the-loop
Interfaz de datos en una aplicación en tiempo real
Integración de controladores de dispositivos
Diseño

Ver esquema detallado del curso

Prerrequisitos

Simulink para Modelado de Sistemas Dinámicos (o Simulink para Diseño de Sistemas de Automoción o Simulink para Diseño de Sistemas Aeroespaciales). Conocimientos de programación en C y HDL.

Día 1 de 2
Vista General de Zynq y Entorno de Configuración	Objetivo: Configurar la plataforma Zynq-7000 y el entorno de MATLAB. Vista general de Zynq-7000 Configuración de la plataforma y software Zynq Configuración del entorno MATLAB Comprobación de la conexión al hardware Zynq
Introducción a Embedded Coder y HDL Coder	Objetivo: Configurar de modelos de Simulink para generación de código embebido e interpretar el código generado eficazmente. Arquitectura de una aplicación embebida Generación de código ERT Módulos de código Estructuras de datos en el código generado Configuración de un modelo de Simulink para generación de código HDL Uso del HDL Workflow Advisor
Generación de Bloques de Propiedad Intelectual (IP cores) y su Despliegue	Objetivo: Uso de HDL Workflow Advisor para configurar un modelo de Simulink, generar y crear código HDL y C, y desplegarlos en una plataforma Zynq. Configuración de un subsistema para lógica programable Configuración del interfaz del target y periféricos Generación de bloques de propiedad intelectual e integración con SDK Creación y despliegue del bitstream FPGA Generación y despliegue de un modelo de interfaz de software Ajuste de parámetros con External Mode
Uso de la Interfaz AXI4	Objetivo: Uso de varias interfaces AXI para la comunicación de datos entre el sistema de procesamiento y lógica programable. Interfaz AXI Aplicaciones de AXI4-Lite Uso de AXI4-Stream Consideraciones del rendimiento de AXI4
Verificación Processor-in-the-Loop	Objetivo: Uso de processor-in-the-loop para verificar el algoritmo que se esté ejecutando sobre la plataforma Zynq y perfilar el tiempo de ejecución en tu algoritmo en producción. Flujo de trabajo Processor-in-the-loop (PIL) sobre Zynq Verificación PIL con un modelo referenciado Ejecución del código perfilando con PIL Consideraciones PIL

Día 2 de 2
Interfaz de Datos en una Aplicación en Tiempo Real	Objetivo: Uso de la interfaz UDP para transmitir datos entre Simulink y una aplicación ejecutándose en la plataforma Zynq en tiempo real. Vista general de la interfaz de datos Configuración de los bloques UDP para la transmisión de datos Sincronización de datos entre Simulink y Zynq Consideraciones de la interfaz de datos
Integración de Controladores de Dispositivos	Objetivo: Desarrollar interfaces de controladores de dispositivos para integrar periféricos en sistemas de procesado. Flujo de trabajo para desarrollar controladores de dispositivos Utilización de Legacy Code Tool Interfaz GPIO Compilación cruzada de los controladores
Diseño de Referencia Personalizado	Objetivo: Crear y empaquetar IP para Vivado y registrar tablas personalizadas y diseños de referencia. Motivaciones para crear un diseño de referencia personalizado Creación de un IP reusable para Vivado Diseño de referencia Personalizar un diseño de referencia Registro de una tabla y personalizar un diseño de referencia

Garantizado

Cuando se registre a uno de estos cursos puede confiar en el hecho de que no serán cancelados.

Calendario e inscripción

Resultados 1 - 17 de 17

Fechas	Ubicación	Idioma	Precio
16 mar 2020- 17 mar 2020	US, Arizona, Phoenix	English	USD 1.950
01 abr 2020- 02 abr 2020	Corea (República de), Gangnam, Seoul	Korean	KRW 1.200.000
02 abr 2020- 03 abr 2020	Alemania, Ismaning (bei München)	German	EUR 1.800
06 abr 2020- 07 abr 2020	US, California, Los Angeles (Torrance)	English	USD 1.950
30 abr 2020- 01 may 2020	Australia, Sydney (Chatswood)	English	AUD 2.700
11 may 2020- 12 may 2020	US, New Mexico, Albuquerque	English	USD 1.950
28 may 2020- 29 may 2020	Japón, 東京都	Japanese	JPY 180.000
17 jun 2020- 18 jun 2020	Reino Unido, Cambridge	English	GBP 1.500
22 jun 2020- 23 jun 2020	US, Massachusetts, Natick	English	USD 1.950
24 jun 2020- 25 jun 2020	India, Bangalore Inscríbase hoy - solo quedan 4 plaza(s)	English	INR 42.000
14 sep 2020- 15 sep 2020	US, Ohio, Dayton (Fairborn)	English	USD 1.950
01 oct 2020- 02 oct 2020	Francia, Paris (Meudon)	English	EUR 1.800
28 oct 2020- 29 oct 2020	Corea (República de), Gangnam, Seoul	Korean	KRW 1.200.000
29 oct 2020- 30 oct 2020	Australia, Sydney (Chatswood)	English	AUD 2.700
29 oct 2020- 30 oct 2020	Japón, 名古屋市	Japanese	JPY 180.000
10 nov 2020- 11 nov 2020	Alemania, Ismaning (bei München)	German	EUR 1.800
07 dic 2020- 08 dic 2020	US, Massachusetts, Natick	English	USD 1.950

Resultados 1 - 17 de 17

El precio corresponde a la adquisición y el uso en Estados Unidos, Para conocer el precio en otras regiones, póngase en contacto con nuestro departamento de ventas. El precio del producto no incluye impuestos. Cualquier impuesto, derecho, gravamen, tasa o carga gubernamental cuyo pago sea aplicable en relación con esta compra se incluirá en el pedido. Consulte las Políticas de formación de MathWorks para obtener más información.