Objetivo: Configurar la plataforma Zynq-7000 y el entorno de MATLAB.

• Vista general de Zynq-7000
• Configuración de la plataforma y software Zynq
• Configuración del entorno MATLAB
• Comprobación de la conexión al hardware Zynq

Objetivo: Configurar de modelos de Simulink para generación de código embebido e interpretar el código generado eficazmente.

• Arquitectura de una aplicación embebida
• Generación de código ERT
• Módulos de código
• Estructuras de datos en el código generado
• Configuración de un modelo de Simulink para generación de código HDL
• Uso del HDL Workflow Advisor

Objetivo: Uso de HDL Workflow Advisor para configurar un modelo de Simulink, generar y crear código HDL y C, y desplegarlos en una plataforma Zynq.

• Configuración de un subsistema para lógica programable
• Configuración del interfaz del target y periféricos
• Generación de bloques de propiedad intelectual e integración con EDK
• Creación y despliegue del bitstream FPGA
• Generación y despliegue de un modelo de interfaz de software
• Ajuste de parámetros con External Mode

Objetivo: Uso de varias interfaces AXI para la comunicación de datos entre el sistema de procesamiento y lógica programable.

• Interfaz AXI
• Aplicaciones de AXI4-Lite
• Uso de AXI4-Stream
• Consideraciones del rendimiento de AXI4

Objetivo: Uso de processor-in-the-loop para verificar el algoritmo que se esté ejecutando sobre la plataforma Zynq y perfilar el tiempo de ejecución en tu algoritmo en producción.

• Flujo de trabajo Processor-in-the-loop (PIL) sobre Zynq
• Verificación PIL con un modelo referenciado
• Ejecución del código perfilando con PIL
• Consideraciones PIL

Objetivo: Uso de la interfaz UDP para transmitir datos entre Simulink y una aplicación ejecutándose en la plataforma Zynq en tiempo real.

• Vista general de la interfaz de datos
• Configuración de los bloques UDP para la transmisión de datos
• Sincronización de datos entre Simulink y Zynq
• Consideraciones de la interfaz de datos

Objetivo: Desarrollar interfaces de controladores de dispositivos para integrar periféricos en sistemas de procesado.

• Flujo de trabajo para desarrollar controladores de dispositivos
• Utilización de Legacy Code Tool
• Interfaz GPIO
• Compilación cruzada de los controladores

Objetivo: Crear y empaquetar IP para Vivado y registrar tablas personalizadas y diseños de referencia.

• Motivaciones para crear un diseño de referencia personalizado
• Creación de un IP reusable para Vivado
• Diseño de referencia
• Personalizar un diseño de referencia
• Registro de una tabla y personalizar un diseño de referencia