Los equipos diseñadores de sistemas utilizan MATLAB y Simulink para desarrollar, desplegar y verificar diseños en dispositivos SoC adaptativos Versal™. Puede utilizar MATLAB y Simulink para:
- Modelar y simular arquitecturas de hardware y algoritmos
- Desplegar sistemas en placas con SoC adaptativos Versal utilizando generación automática de código C y HDL.
- Depurar y verificar algoritmos que se ejecuten en placas de desarrollo Versal conectadas a entornos de pruebas de MATLAB y Simulink
Uso de MATLAB y Simulink para desarrollo de sistemas en dispositivos SoC adaptativos Versal
Simulación de diseños para dispositivos SoC adaptativos Versal
MATLAB y Simulink permiten simular y analizar diseños de SoC para dispositivos SoC adaptativos Versal. Este enfoque permite:
- Dividir algoritmos en porciones para ejecutarlos en procesadores Cortex®-A72 de Arm® e implementarlos como núcleos PI en lógica programable
- Incorporar núcleos PI en diseños de referencia preconfigurados y editar el modelo creado para incluir el algoritmo diseñado para el procesador
- Ejecutar simulaciones de aplicaciones de hardware o software que incorporen los efectos de la comunicación entre procesadores, lógica programable y memoria DDR externa
Despliegue de modelos en placas con SoC adaptativos Versal
Con SoC Blockset, puede desarrollar, aplicaciones de software y generar núcleos PI. Además, este blockset permite:
- Impulsar el proceso de generación de código C y HDL a partir de modelos de Simulink con HDL Coder y Embedded Coder
- Realizar prototipado en el kit de evaluación VCK190 de la serie AI Core de Versal de AMD
- Personalizar modelos con interfaces internas predefinidas, interfaces de entrada/salida (E/S) externas y registros AXI4
Verificación de algoritmos desplegados en hardware de SoC adaptativo Versal
Puede verificar código HDL con bancos de pruebas de MATLAB y Simulink en lugar de escribir bancos de pruebas de Verilog o VHDL. Para verificar el código se emplea cosimulación con simuladores de HDL de Siemens® EDA, Cadence® y AMD®. Este proceso permite:
- Realizar verificación y pruebas en el kit de evaluación VCK190 de la serie AI Core de Versal
- Verificar núcleos PI programados en la estructura de los dispositivos SOC adaptativos Versal con pruebas de FPGA-in-the-loop
- Realizar pruebas y depuración en hardware con MATLAB para acceder a memoria interna con AXI Manager y FPGA Data Capture