Estadística
3 Preguntas
0 Respuestas
CLASIFICACIÓN
169.191
of 302.221
REPUTACIÓN
0
CONTRIBUCIONES
3 Preguntas
0 Respuestas
ACEPTACIÓN DE RESPUESTAS
33.33%
VOTOS RECIBIDOS
0
CLASIFICACIÓN
of 21.634
REPUTACIÓN
N/A
EVALUACIÓN MEDIA
0.00
CONTRIBUCIONES
0 Archivos
DESCARGAS
0
ALL TIME DESCARGAS
0
CLASIFICACIÓN
of 180.276
CONTRIBUCIONES
0 Problemas
0 Soluciones
PUNTUACIÓN
0
NÚMERO DE INSIGNIAS
0
CONTRIBUCIONES
0 Publicaciones
CONTRIBUCIONES
0 Público Canales
EVALUACIÓN MEDIA
CONTRIBUCIONES
0 Temas destacados
MEDIA DE ME GUSTA
Feeds
Pregunta
pir_core:pirudd:assertionFailed: Assertion failed: b:\matlab\src\cgir_hdl\dom_pir_core\cgtransformdriver.cpp:155:lsv_result != CG::transform::StructExplosion::RESULT_ERROR
When the RAM option is not chosen, it works well. However, when the RAM mapping option is chosen, it doesnot work with the f...
alrededor de 7 años hace | 1 respuesta | 0
1
respuestaPregunta
HDL user-defined block RAM
At the step of "Verify with HDL Test Bench", it produces the following errors Simulation failed. See report. Error in Sim...
alrededor de 7 años hace | 1 respuesta | 0
1
respuestaPregunta
For HDL code generation, the float point to fixed point conversion is ok. Because of "Accounting for output port latency: 10 cycles", the test bench does not agree with the HDL code. How to solve this problem?
For HDL code generation, the float point to fixed point conversion is ok. Because of "Accounting for output port latency: 10 cyc...
casi 8 años hace | 2 respuestas | 0
