Estadísticas
3 Preguntas
0 Respuestas
CLASIFICACIÓN
240.796
of 290.058
REPUTACIÓN
0
CONTRIBUCIONES
3 Preguntas
0 Respuestas
ACEPTACIÓN DE RESPUESTAS
66.67%
VOTOS RECIBIDOS
0
CLASIFICACIÓN
of 19.631
REPUTACIÓN
N/A
EVALUACIÓN MEDIA
0.00
CONTRIBUCIONES
0 Archivos
DESCARGAS
0
ALL TIME DESCARGAS
0
CLASIFICACIÓN
of 144.451
CONTRIBUCIONES
0 Problemas
0 Soluciones
PUNTUACIÓN
0
NÚMERO DE INSIGNIAS
0
CONTRIBUCIONES
0 Publicaciones
CONTRIBUCIONES
0 Público Canales
EVALUACIÓN MEDIA
CONTRIBUCIONES
0 Temas destacados
MEDIA DE ME GUSTA
Accept 1 answer given by other contributors
Awarded to smiczh ZHOU on 20 Jul 2017
Feeds
Pregunta
Buffer and enable in simulink
Put buffer block and enable in a subsystem. Suppose step = 1, buffersize = 9 and enable signal is effective in 1.5s ~ 9.5s. So I...
alrededor de 13 años hace | 0 respuestas | 0
0
respuestasPregunta
How to build a simulink model which can generate HDL coder to resize images or videos?
I want to resize images or videos by FPGA. I only know the resize block but it cannot generate HDL code. Anybody can teach me or...
alrededor de 13 años hace | 4 respuestas | 0
4
respuestasPregunta
The demo of hdlcoder_sobel_serial_eml.mdl
In the sobel_edge_eml of sobel_edge_hardware of hdlcoder_sobel_serial_eml.mdl, there are three inputs u, thresh and C in the fun...
alrededor de 13 años hace | 1 respuesta | 0
1
respuesta
También puede seleccionar uno de estos países/idiomas:
América
- América Latina (Español)
- Canada (English)
- United States (English)
Europa
- Belgium (English)
- Denmark (English)
- Deutschland (Deutsch)
- España (Español)
- Finland (English)
- France (Français)
- Ireland (English)
- Italia (Italiano)
- Luxembourg (English)
- Netherlands (English)
- Norway (English)
- Österreich (Deutsch)
- Portugal (English)
- Sweden (English)
- Switzerland
- United Kingdom (English)
Asia-Pacífico
- Australia (English)
- India (English)
- New Zealand (English)
- 中国
- 日本Japanese (日本語)
- 한국Korean (한국어)