Community Profile

Julien

Last seen: alrededor de 1 mes hace | Con actividad desde 2024

Followers: 0 Following: 0

Estadísticas

Feeds

Pregunta

Can you use switches as inputs in a design tested with FPGA-in-the-Loop simulation? (on a Zedboard)
Hello, I am currently testing the abilities of the HDL Verifier Toolbox. I tried the FIL simulation with a design and it works....

alrededor de 1 mes hace | 1 respuesta | 0

1

respuesta

Pregunta

HDL Verifier "Verify HDL Module with MATLAB Test Bench" Tutorial: Cannot find example code from Tutorial.
Hello, I tried to do the "Verify HDL Module with MATLAB Test Bench" Tutorial for the HDL Verifier add-on. In the "Set up Tutoria...

2 meses hace | 1 respuesta | 0

1

respuesta