Alexander Kiermayer

Con actividad desde 2016

Followers: 0 Following: 0

Contacto

Respondida
Using Unit Delays in triggered Subsystems for HDL Codegeneration
I solved the problem. I had a Limited Counter for triggering the subsystem. After replacing it by an HDL counter, everything i...

más de 6 años hace | 0

| aceptada

Pregunta

Using Unit Delays in triggered Subsystems for HDL Codegeneration
Hi, i'm having some Unit Delays in a Triggered Subsystem. When generating VHDL Code using Mathworks HDL Coder I get the foll...

más de 6 años hace | 2 respuestas | 0

respuestas

Pregunta

HDL Coder generates VHD Files for Sample and Hold Blocks
Hi, I'm using Sample and Hold Blocks in my design. When I generate the VHDL Code, I get files named like "controlss_block.vhd"...

más de 7 años hace | 1 respuesta | 0

respuesta