Estadística
CLASIFICACIÓN
221.493
of 300.392
REPUTACIÓN
0
CONTRIBUCIONES
13 Preguntas
1 Respuesta
ACEPTACIÓN DE RESPUESTAS
23.08%
VOTOS RECIBIDOS
0
CLASIFICACIÓN
of 20.934
REPUTACIÓN
N/A
EVALUACIÓN MEDIA
0.00
CONTRIBUCIONES
0 Archivos
DESCARGAS
0
ALL TIME DESCARGAS
0
CLASIFICACIÓN
of 168.373
CONTRIBUCIONES
0 Problemas
0 Soluciones
PUNTUACIÓN
0
NÚMERO DE INSIGNIAS
0
CONTRIBUCIONES
0 Publicaciones
CONTRIBUCIONES
0 Público Canales
EVALUACIÓN MEDIA
CONTRIBUCIONES
0 Temas destacados
MEDIA DE ME GUSTA
Feeds
Pregunta
Problem with AXI stream interface in IP Integrator for Xilinx System generator IP cores
Hello there, I have system generator model which I have exported as an IP core to Vivado IP integrator. I have the AXI stream...
más de 8 años hace | 0 respuestas | 0
0
respuestasGarbage values when storing the data into .dat file
Hi thanks for reply. It throws me following error: <</matlabcentral/answers/uploaded_files/70897/mat.PNG>>
más de 8 años hace | 0
Pregunta
Garbage values when storing the data into .dat file
Hello there, I have a 3D array having data type float. When i store this array into a _.txt or .mat_ file and then open it, it ...
más de 8 años hace | 3 respuestas | 0
3
respuestasPregunta
Axi stream interface in Xilinx system generator
Hello there, I am trying to implement the AXI stream interface to an image negative operation in system generator. I want to v...
más de 8 años hace | 0 respuestas | 0
0
respuestasPregunta
Xilinx system generator Hardware co-simulation taking more time on FPGA
Hi there, I have a Xilinx system generator design which takes around 4 mins to run on a host PC. But when i do hardware cosim...
más de 8 años hace | 1 respuesta | 0
1
respuestaPregunta
Ragarding the custom IP core generation using xilinx system generator
Hi there, I have designed an up counter (counts from 0 to 10) using the system generator design flow. I exported the design ...
más de 8 años hace | 0 respuestas | 0
0
respuestasPregunta
Exporting Xilinx system generator design as IP catalog
Hi there, Can any type of xilinx system generator design be exported as an IP core to IP integrator? Or are there any conside...
más de 8 años hace | 1 respuesta | 0
1
respuestaPregunta
Random values output from the IP core
Hi all, I have an up counter (0-10) IP core generated from the Xilinx system generator. when I write an app in SDK and run t...
más de 8 años hace | 1 respuesta | 0
1
respuestaPregunta
No output for complex systen generator IP cores
Hello there, I am able to successfully generate IP cores for simple designs using IP integrator and get the output in SDK. But...
más de 8 años hace | 0 respuestas | 0
0
respuestasPregunta
How to use AXI stream interfaces in xilinx system generator?
HI there, I want know if AXI stream interfaces can be used in xilinx system generator model for a single input port? If yes, th...
más de 8 años hace | 1 respuesta | 0
1
respuestaPregunta
How can i perform imfreehand() operation in simulink?
Hi all, I need to draw a freehand ROI using the Simulink environment (equivalent to _imfreehand()_). How can I do that?
casi 9 años hace | 0 respuestas | 0
0
respuestasPregunta
Where can i get the following zip file ?
hdlcoderrecon_xsg_files_8a.zip
más de 9 años hace | 0 respuestas | 0
0
respuestasPregunta
why there is an error while running the matlab documentation for HDL coder.?
I m compiling the documentation for HDL coder:"Image Reconstruction Using the MATLAB Function Block" . When i compile the entire...
más de 9 años hace | 0 respuestas | 0
0
respuestasPregunta
How to find sum of all pixel value of ROI in a grayscale image?
I am trying to draw a ROI of a grayscale image using imfreehand. After drawing this, I want to count all the intensity levels co...
más de 9 años hace | 2 respuestas | 0
