Detect Rise Positive

Detectar el flanco ascendente cuando el valor de una señal aumenta a un valor estrictamente positivo y su valor anterior era no positivo

• 

×

Bibliotecas:
Simulink / Logic and Bit Operations

Descripción

El bloque Detect Rise Positive detecta un flanco ascendente determinando si la entrada es estrictamente positiva y su valor anterior era no positivo.

• La salida es verdadera (igual a 1) cuando la señal de entrada es mayor que cero y el valor anterior era menor que o igual a cero.

• La salida es falsa (igual a 0) cuando la entrada es negativa o cero, o, si la entrada es positiva, el valor anterior también era positivo.

Este bloque solo admite tiempos de muestreo discretos.

Ejemplos

Detectar el flanco ascendente de señales

Este ejemplo muestra cómo detectar el flanco ascendente de una señal usando los bloques Detect Rise Nonnegative y Detect Rise Positive.

Con un tamaño de paso fijo de 0.25, este ejemplo muestra la diferencia entre los bloques Detect Rise Nonnegative y Detect Rise Positive. El bloque Detect Rise Nonnegative produce como salida real (1) en la unidad de tiempo t=1 porque la señal de entrada aumentó de un valor negativo a un valor no negativo (0). El bloque Detect Rise Positive produce como salida real (1) en la unidad de tiempo t=1.25 porque la señal de entrada aumentó de un valor no positivo (0) a un valor estrictamente positivo.

Puertos

Entrada

Port_1 — Señal de entrada

escalar | vector | matriz

Señal de entrada, especificada como un escalar, un vector o una matriz.

Tipos de datos: single | double | int8 | int16 | int32 | int64 | uint8 | uint16 | uint32 | uint64 | Boolean | fixed point

Salida

Port_1 — Señal de salida

escalar | vector | matriz

Señal de salida que detecta un flanco ascendente siempre que la entrada sea estrictamente positiva y el valor anterior era no positivo. La salida puede ser un escalar, un vector o una matriz.

• La salida es verdadera (igual a 1) cuando la señal de entrada es mayor que cero y el valor anterior era menor que o igual a cero.

• La salida es falsa (igual a 0) cuando la entrada es negativa o cero, o, si la entrada es positiva, el valor anterior también era positivo.

Tipos de datos: uint8 | Boolean

Parámetros

Initial condition — Condición inicial de la expresión booleana U/z > 0

0 (predeterminado) | escalar | vector | matriz

Establezca la condición inicial de la expresión booleana U/z > 0.

Uso programático

Parámetro de bloque: vinit

Tipo: vector de caracteres

Valores: escalar | vector | matriz

Predeterminado: '0'

Input processing — Especificar procesamiento basado en muestras o en tramas

Elements as channels (sample based) (predeterminado) | Columns as channels (frame based)

Especifique si el bloque realiza un procesamiento basado en muestras o en tramas:

• Columns as channels (frame based): trata cada columna de la entrada como un canal independiente (procesamiento basado en tramas).

  Nota

  El procesamiento basado en tramas requiere una licencia de DSP System Toolbox™.

  Para obtener más información, consulte Sample- and Frame-Based Concepts (DSP System Toolbox).

• Elements as channels (sample based): trata cada elemento de la entrada como canal independiente (procesamiento basado en muestras).

Utilice Input processing (Procesamiento de salida) para especificar si el bloque realiza un procesamiento basado en muestras o en tramas. Para obtener más información sobre estos dos modos de procesamiento, consulte Sample- and Frame-Based Concepts (DSP System Toolbox).

Uso programático

Parámetro de bloque: InputProcessing

Tipo: vector de caracteres

Valores: 'Columns as channels (frame based)' | 'Elements as channels (sample based)'

Predeterminado: 'Elements as channels (sample based)'

Output data type — Tipo de datos de salida

boolean (predeterminado) | uint8

Especifique el tipo de datos de salida como boolean o uint8.

Uso programático

Parámetro de bloque: OutDataTypeStr

Tipo: vector de caracteres

Valores: 'boolean' | 'uint8'

Predeterminado: 'boolean'

Características del bloque

Tipos de datos	Boolean | double | fixed point | integer | single
Paso directo	sí
Señales multidimensionales	sí
Señales de tamaño variable	sí
Detección de cruce por cero	no

Capacidades ampliadas

Generación de código C/C++

Genere código C y C++ mediante Simulink® Coder™.

El código generado se basa en las funciones memcpy o memset (string.h) bajo ciertas condiciones.

Generación de código HDL

Genere código VHDL, Verilog y SystemVerilog para diseños FPGA y ASIC mediante HDL Coder™.

HDL Coder™ proporciona opciones de configuración adicionales que afectan a la implementación de HDL y la lógica sintetizada.

Arquitectura de HDL

Este bloque tiene una arquitectura de HDL predeterminada.

Propiedades del bloque HDL

ConstrainedOutputPipeline	Número de registros para colocar en las salidas moviendo los retrasos existentes dentro de su diseño. La canalización distribuida no redistribuye estos registros. El valor predeterminado es 0. Para obtener más información, consulte ConstrainedOutputPipeline (HDL Coder).
InputPipeline	Número de fases de canalización de entrada que desea insertar en el código generado. La canalización distribuida y la canalización de salida restringida pueden mover estos registros. El valor predeterminado es 0. Para obtener más información, consulte InputPipeline (HDL Coder).
OutputPipeline	Número de fases de canalización de salida para insertar en el código generado. La canalización distribuida y la canalización de salida restringida pueden mover estos registros. El valor predeterminado es 0. Para obtener más información, consulte OutputPipeline (HDL Coder).

Generación de código PLC
Genere código de texto estructurado mediante Simulink® PLC Coder™.

Conversión de punto fijo
Diseñe y simule sistemas en punto fijo mediante Fixed-Point Designer™.

Historial de versiones

Introducido antes de R2006a

Consulte también

Detect Change | Detect Decrease | Detect Fall Negative | Detect Fall Nonpositive | Detect Increase | Detect Rise Nonnegative