Reducir la complejidad de un modelo
El software Simulink® Design Verifier™ trabaja de forma más efectiva analizando modelos de gran tamaño utilizando un enfoque ascendente. En este enfoque, el software analiza en primer lugar los componentes más pequeños del modelo, lo que puede ser más rápido que utilizar la configuración predeterminada. Un enfoque ascendente ofrece varias ventajas:
Permite resolver los problemas que ralentizan la detección de errores, la generación de pruebas o la demostración de propiedades en un entorno controlado.
Resolver problemas con componentes pequeños de modelo antes de analizar todo el modelo es más eficiente, especialmente si tiene componentes inaccesibles en el modelo que solo puede descubrir en cuanto al modelo.
Puede depurar más rápidamente, encontrando y solucionando problemas de manera iterativa.
Si un componente de modelo singular tiene un problema, por ejemplo, un componente no está accesible en una simulación, puede evitar que el software genere pruebas para todos los objetivos de un modelo grande.
Si desea solucionar las limitaciones de compatibilidad del modelo o personalizar elementos del modelo para el análisis, puede usar las reglas de sustitución de bloques de Simulink Design Verifier. Si desea generar valores adicionales para parámetros del modelo durante el análisis, utilice las configuraciones de parámetros de Simulink Design Verifier.
Funciones
sldvblockreplacement | Replace blocks for analysis |
sldvexporttoversion | Exports a data file for use in a previous version of Simulink Design Verifier (Desde R2024a) |
Temas
Reducir la complejidad de un modelo
- Bottom-Up Approach to Model Analysis
Explains the benefits of analyzing a model starting with low-level elements. - Sources of Model Complexity
Describes model characteristics that may complicate an analysis. - Role of Approximations During Model Analysis
Approximations Simulink Design Verifier performs before beginning its analysis. - Logical Operations Short-circuiting
Explains how Simulink Design Verifier short-circuits logic blocks. - Extract Subsystems for Analysis
Explains how subsystems and atomic subcharts are extracted for individual analysis. - Manage Model Data to Simplify the Analysis
Simplify your model to simplify the Simulink Design Verifier analysis. - Partition Model Inputs for Incremental Test Generation
You can constrain the values of model inputs using the Simulink Design Verifier Test Condition block. - Analyzing Models with Large Verification State Space
Techniques to simplify the complexity of models with large verification state spaces. - Block Reduction
Explains how Simulink reduces blocks during simulation and how it affects the Simulink Design Verifier analysis.
Realizar una sustitución de bloques
- What Is Block Replacement?
Brief overview of block replacements. - Built-In Block Replacements
Describes the factory default block replacement rules and library. - Template for Block Replacement Rules
Introduces a template for creating custom block replacement rules. - Block Replacements for Unsupported Blocks
This example shows how to use Simulink® Design Verifier™ functions to replace unsupported blocks and how to customize test vector generation for specific requirements.
