how does the simulink design verifier creates test case
Mostrar comentarios más antiguos
Hello all,
how does the simulink design verifier generates test cases. does it generate the testcase for the given stop in the model to extend the coverage or it alters the stop time ?
Thanks in Advance
Ajay Krishna
Respuesta aceptada
Más respuestas (0)
Categorías
Más información sobre Simulink Design Verifier en Centro de ayuda y File Exchange.
Community Treasure Hunt
Find the treasures in MATLAB Central and discover how the community can help you!
Start Hunting!