Estadística
0 Preguntas
6 Respuestas
0 Problemas
15 Soluciones
CLASIFICACIÓN
2.380
of 300.851
REPUTACIÓN
26
CONTRIBUCIONES
0 Preguntas
6 Respuestas
ACEPTACIÓN DE RESPUESTAS
0.00%
VOTOS RECIBIDOS
5
CLASIFICACIÓN
of 21.094
REPUTACIÓN
N/A
EVALUACIÓN MEDIA
0.00
CONTRIBUCIONES
0 Archivos
DESCARGAS
0
ALL TIME DESCARGAS
0
CLASIFICACIÓN
31.509
of 171.294
CONTRIBUCIONES
0 Problemas
15 Soluciones
PUNTUACIÓN
160
NÚMERO DE INSIGNIAS
1
CONTRIBUCIONES
0 Publicaciones
CONTRIBUCIONES
0 Público Canales
EVALUACIÓN MEDIA
CONTRIBUCIONES
0 Temas destacados
MEDIA DE ME GUSTA
Feeds
Propagation of signals in RF Data Converter block in simulation and on hardware
Hi @Sergei, In the attached model, the RFDC simulation is set to "Pass-through", in this mode the ADC output is same as the D...
7 meses hace | 2
| aceptada
RF Data Converter: input/output data types
Hi @Sergei, Here are my repsonses to your questions. #1) On hardware, the output level of ADC depends on the input analog ...
7 meses hace | 1
| aceptada
Help to understand RF Data Converter clocking
Hi @Sergei, The FPGA sample time must always match the stream clock frequency shown on RF Data Converter block mask. From...
8 meses hace | 2
| aceptada
Usage of SoC Blockset with custom Vivado Block Design
Hi Samuel, Yes, it is possible to create a custom board without processing system. You can refer the custom board example. You ...
más de 3 años hace | 0
| aceptada
Custom board ZCU104 fails to load in external mode
To register sysroot, run the following command. Make sure you provide the board support name you used during ZCU104 board suppor...
más de 3 años hace | 0
socModelCreator failed to generate design
Vivado has a bug that it will errors out to say an IP does not support Zynq RFSoC family even though the IP says it supports it....
más de 3 años hace | 0
