![photo](/responsive_image/150/150/0/0/0/cache/matlabcentral/profiles/6718813_1522117240581_DEF.jpg)
Mohammed Shameem Hussain
Followers: 0 Following: 0
Estadística
16 Preguntas
0 Respuestas
CLASIFICACIÓN
37.615
of 293.481
REPUTACIÓN
1
CONTRIBUCIONES
16 Preguntas
0 Respuestas
ACEPTACIÓN DE RESPUESTAS
43.75%
VOTOS RECIBIDOS
1
CLASIFICACIÓN
of 20.033
REPUTACIÓN
N/A
EVALUACIÓN MEDIA
0.00
CONTRIBUCIONES
0 Archivos
DESCARGAS
0
ALL TIME DESCARGAS
0
CLASIFICACIÓN
of 148.733
CONTRIBUCIONES
0 Problemas
0 Soluciones
PUNTUACIÓN
0
NÚMERO DE INSIGNIAS
0
CONTRIBUCIONES
0 Publicaciones
CONTRIBUCIONES
0 Público Canales
EVALUACIÓN MEDIA
CONTRIBUCIONES
0 Temas destacados
MEDIA DE ME GUSTA
Feeds
Pregunta
nnstart pattern reorganization : How to avoide removeconstantrows block use by the tool ?
Hi, I am a working pattern recognization tool from Matlab, where after running the tool I get removeconstantrows block in th...
alrededor de 7 años hace | 1 respuesta | 0
1
respuestaPregunta
how to optimize resource usage in HDL coder ?
hi, I build a model and have a very high usage of the resource. I would like to decrease it, please suggest me what steps ca...
alrededor de 7 años hace | 1 respuesta | 0
1
respuestaPregunta
Why there is no sample time setting for HDL counter block ?
Hi, I have done an implementation in sample down module, where I use HDL counter. But, the sample time in this block is canno...
alrededor de 7 años hace | 2 respuestas | 0
2
respuestasPregunta
Assertion failed: b:\matlab\src\cgir_hdl\pir_transforms\datarateanalyzer.cpp:582:PirUtils::floatEqual(data.getRate(), outputSig->getRate())
I am trying to convert my HDL coder project to verilog files via HDL coder workflow. This error HDL code generation report. ...
alrededor de 7 años hace | 2 respuestas | 0
2
respuestasPregunta
Native floating point setting in HDL coder simulink
Hello, From some tutorial I came to know that if I set Native floating point setting in Simulink then Matlab will take care c...
alrededor de 7 años hace | 1 respuesta | 0
1
respuestaPregunta
HDL coder: Display video output by controlling with switch
Hello, I have made a Simulink model with HDL Coder blocks. The input to the model is video and output is also a video. Dur...
alrededor de 7 años hace | 1 respuesta | 0
1
respuestaPregunta
[Simulink] How to set array in mask and assign first index value to a block
Hello, I would like to set an array in the mask parameter and access the values by index. For example in mask the parameter ...
alrededor de 7 años hace | 1 respuesta | 0
1
respuestaPregunta
HDL coder simulation for video processing takes very long time. Is there way to do it faster ?
I have discrete-time settings with fixed step of 1. The frame size of video input 480 x 640.
más de 7 años hace | 1 respuesta | 0
1
respuestaPregunta
hdl coder dual port ram
Hi, I am facing asertion error in dual port RAM, as I want to write the into PORTA and read from PORTB. But there is not rea...
alrededor de 8 años hace | 1 respuesta | 1
1
respuestaPregunta
RAM-based shift register in HDL coder
hi, I am looking for logic to implement RAM-based shift register. Looking forward a suggestion, it will be very help ful. ...
más de 8 años hace | 1 respuesta | 0
1
respuestaPregunta
HDL coder : does it handle SDRM, SSRAM and Flash
Hi, I would like to know how can I handle SDRAM, SSRAM , SDCARD interface and FLash in hdl coder. thank you
más de 8 años hace | 0 respuestas | 0
0
respuestasPregunta
How to wire the system clock signal to a PIN HDL coder (VGA_CLK need 25MHz signal )
Hi, I am looking for a solution to connect the signal from clock output generated by PLL (system clock in hdl coder) to the ...
más de 8 años hace | 0 respuestas | 0
0
respuestasPregunta
How can we set tri-state mode for unused pins in hdl coder for fpga while generating stand alone ?
Hello, In quartus there is an option to set all unused pins as tri-state mode. How can we set this option in hdl coder while...
más de 8 años hace | 0 respuestas | 0
0
respuestasPregunta
Regarding stand alone code generation from HDL coder
After running the hdl coder for standalone while generating project I am getting strange error. May I know what does it mean. th...
más de 8 años hace | 1 respuesta | 0
1
respuestaPregunta
HDL coder stand alone programming with verilog code file
My objective is to use hdl coder for standalone fpga programming (rapid prototyping with matlab). But I have some code in Verilo...
más de 8 años hace | 1 respuesta | 0
1
respuestaPregunta
regarding problem while generating vhdl code from simulink
Hello, I have generated simulink blocks from verilog files by using "cosimWizard". Now after connection I am trying to gener...
más de 8 años hace | 1 respuesta | 0