photo

Araferna


Con actividad desde 2016

Followers: 0   Following: 0

Estadística

Feeds

Ver por

Pregunta


Is it possible to test a HDL design with multiple clocks using FPGA-in-the loop and Simulink?
I would like to test a design using FPGA-in-the-loop simulation. ¿Is it possible to test a design that contains multiple clocks ...

alrededor de 8 años hace | 1 respuesta | 0

1

respuesta