Simulink PLC Coder genera texto estructurado IEC 61131-3 independiente del hardware y diagramas en escalera a partir de modelos de Simulink, gráficas de Stateflow y funciones de MATLAB. El texto estructurado se genera en PLCopen XML y otros formatos de archivo soportados mediante entornos de desarrollo integrados (IDEs) de uso habitual, incluidos 3S-Smart Software Solutions CODESYS®, Rockwell Automation Studio 5000, Siemens TIA Portal y Omron® Sysmac® Studio. Los diagramas en escalera se generan en formatos de archivo compatibles con Rockwell Automation Studio 5000. En consecuencia, puede compilar e implementar su aplicación en numerosos dispositivos de controlador lógico programable (PLC) y controlador de automatización programable (PAC).
Simulink PLC Coder genera bancos de pruebas que ayudan a verificar el texto estructurado y los diagramas en escalera con IDE de PLC y PAC, así como herramientas de simulación. También proporciona informes de generación de código con métricas estáticas de código y trazabilidad bidireccional entre el modelo y el código. Se ofrece soporte para los estándares de la industria a través del IEC Certification Kit (para IEC 61508 e IEC 61511).
Más información:
Soporte para IDEs de terceros
Simulink PLC Coder genera texto estructurado en diversos formatos de archivo empleados por IDEs de terceros, incluidos Siemens® STEP 7/TIA Portal, Rockwell Automation® Studio 5000, 3S CODESYS® y PLCopen XML. Simulink PLC Coder también genera diagramas ladder para Rockwell Automation Studio 5000.
Generación de texto estructurado
Dado que Simulink PLC Coder soporta más de 180 bloques de Simulink, todas las construcciones de Stateflow y muchas funciones de MATLAB, puede generar texto estructurado a partir de sus modelos de sistemas de control que contenga lazos de realimentación, lógica de estado y modo, y algoritmos con un uso intensivo de matemáticas.
Importación y generación de diagramas de contactos
Importe diagramas ladder de Rockwell Automation Studio 5000 a Simulink para llevar a cabo la simulación y verificación. Genere lógica en escalera para los formatos de CODESYS, Studio 5000 y PLCopen XML. Valide los diagramas en escalera generados mediante su generación y ejecución del test bench que se ejecuta en el emulador del IDE.
Optimización de código
Simulink PLC Coder aplica optimizaciones de forma predeterminada que reducen el tamaño de la memoria y aumentan la velocidad de ejecución del texto estructurado y los diagramas de contactos generados. Estas optimizaciones incluyen la eliminación de código muerto o no alcanzable, el plegado de expresiones y la reutilización de subsistemas.
Comentarios, trazabilidad bidireccional y documentación de código
Los comentarios, las descripciones de bloques especificadas por el usuario y los enlaces bidireccionales permiten navegar entre los componentes del modelo de Simulink y el código generado, además de posibilitar la trazabilidad. El informe de generación de código aúna toda la información para las revisiones y la depuración del código.
Pruebas y verificación de código
Genere un test bench para verificar que los resultados de la simulación de Simulink coincidan con los resultados en PLC dentro de los límites de una tolerancia aceptable. Ejecute pruebas hardware-in-the-loop en tiempo real mediante Simulink PLC Coder junto con Simulink Coder, Simulink Real-Time y un equipo de destino Speedgoat.