Unit Delay
Retrase una señal por un periodo de muestreo
Bibliotecas:
Simulink /
Discrete
HDL Coder /
Discrete
Descripción
El bloque Unit Delay retiene y retrasa su entrada por el periodo de muestreo que especifique. Cuando se coloca en un subsistema iterable, retiene y retrasa su entrada por una iteración. Este bloque es equivalente al operador de tiempo discreto z-1. El bloque acepta una entrada y genera una salida. Cada señal puede ser un escalar o un vector. Si la entrada es un vector, el bloque retiene y retrasa todos los elementos del vector durante el mismo periodo de muestreo.
Puede especificar la salida del bloque para el primer periodo de muestreo con el parámetro Initial conditions. Si selecciona este parámetro con precaución, puede evitar un comportamiento de salida no deseado. Puede especificar el tiempo entre muestras con el parámetro Sample time. Un ajuste de -1
significa que el bloque hereda el valor Sample time.
Nota
El bloque Unit Delay produce un error si lo utiliza para crear una transición entre bloques que operan en distintas tasas de muestreo. Use el bloque Rate Transition en su lugar.
Comparación con bloques similares
Los bloques Memory, Unit Delay y Zero-Order Hold proporcionan una funcionalidad similar, pero tienen distintas prestaciones. Además, la finalidad de cada bloque es diferente.
Esta tabla muestra el uso recomendado para cada bloque.
Bloque | Finalidad del bloque | Ejemplos de referencia |
---|---|---|
Unit Delay | Implemente un retraso utilizando un tiempo de muestreo discreto que especifique. El bloque acepta y produce como salida señales con un tiempo de muestreo discreto. |
|
Memory | Implemente un retraso de una unidad de tiempo de integración principal. En condiciones ideales, el bloque acepta señales continuas (o fijas en una unidad de tiempo menor) y produce como salida una señal que está fija en una unidad de tiempo menor. |
|
Zero-Order Hold | Convierta una señal de entrada con un tiempo de muestreo continuo a una señal de salida con un tiempo de muestreo discreto. |
Cada bloque tiene las siguientes características.
Característica | Memory | Unit Delay | Zero-Order Hold |
---|---|---|---|
Especificación de condición inicial | Sí | Sí | No, porque la salida del bloque en la unidad de tiempo t = 0 debe coincidir con el valor de entrada. |
Especificación de tiempo de muestreo | No, porque el bloque solo puede heredar tiempo de muestreo del bloque de activación o del solver usados para todo el modelo. | Sí | Sí |
Soporte para señales basadas en tramas | No | Sí | Sí |
Soporte para registro de estado | No | Sí | No |
Soporte para cadena
El bloque Unit Delay puede aceptar y producir como salida el tipo de datos de cadena solo si el bloque está configurado para un periodo de retraso de 0
o 1
o para alimentación directa.
Puertos
Entrada
Salida
Parámetros
Características del bloque
Tipos de datos |
|
Paso directo |
|
Señales multidimensionales |
|
Señales de tamaño variable |
|
Detección de cruce por cero |
|
Capacidades ampliadas
Historial de versiones
Introducido antes de R2006a