Programación de RFSoC Zynq de Xilinx con Simulink
Vea los horarios e inscríbaseDetalles del curso
Temas incluidos:
- Visión general de la plataforma RFSoC Zynq y configuración del entorno
- Planificación de frecuencias y zonas de Nyquist
- Simulación del sistema, despliegue y pruebas de RFSoC con SoC Blockset
- Despliegue mediante el codiseño de HW/SW
Día 1 de 2
Visión general del dispositivo RFSoC
Objetivo: Introducción a la configuración, parámetros y detalles de hardware del dispositivo RFSoC
- Introducucción a un RFSoC Zynq.
- Revisar mosaicos del transceptor de RFSoC.
- Examinar el convertidor digital ascendente y descendente del dispositivo RFSoC.
- Revisar las diferencias entre los dispositivos RFSoC de generación 1 y generación 3.
- Revisar las ofertas de soporte de MathWorks® para el dispositivo RFSoC.
Planificación de frecuencia
Objetivo: Introducción a la planificación de frecuencias con zonas de Nyquist y tasas de muestreo, tal y como se utilizan con los mosaicos DAC y ADC en el RFSoC
- Utilizar un modulador digital de cuadratura en mosaicos DAC para la conversión digital ascendente
- Utilizar el modo normal (Zona Nyquist 1) y el modo mixto (Zona Nyquist 2) de funcionamiento de los mosaicos DAC para la transmisión
- Aplicar el teorema de muestreo de paso banda para elegir la tasa de muestreo del receptor
Preparación del modelo para el dispositivo RFSoC
Objetivo: Simule la transmisión y recepción de una señal digital en RFSoC
- Revisar el procesamiento basado en marcos
- Simular un modelo de receptor y transmisor para RFSoC
- Preparar el modelo para su despliegue en RFSoC
Día 2 de 2
Uso de SoC Blockset para establecer el RFSoC como objetivo
Objetivo: Simule, modele y analice arquitecturas SoC HW/SW específicas para RFSoC gen 1,3 como objetivo.
- Introducción a SoC Blockset
- Utilizar la plantilla RFSoC de SoC Blockset para crear un marco de modelado de sistemas RFSoC
- Simular y generar código para el lado PL y PS del algoritmo utilizando SoC Builder
- Desplegar la aplicación en la placa para mosaicos FPGA, ARM y convertidores de RF
Codiseño de hardware y software para RFSoC
Objetivo: Despliegue e interactúe con un diseño IP HDL en tiempo de ejecución y verifique el rendimiento desde MATLAB
- Generar y examinar el proyecto RFSoC de Vivado
- Acceder a datos de flujo y parámetros de la IP HDL generada en tiempo de ejecución
- Configurar dinámicamente el conversor de datos de RF en MATLAB
Nivel: Avanzado
Prerrequisitos:
Duración: 2 día
Idiomas: English