Objetivo: Introducción a DSP FPGA. Entender la arquitectura de una FPGA de manera general y porque las FPGAs son especialmente adecuadas para la implementación de algoritmos DSP.

• Desde lógica discreta a las FPGAs -¡un poco de historia!
• El sistema DSP genérico
• Revisión de los núcleos y procesadores de una DSP
• ASICs personalizados y semi-personalizados
• System-on-chip (SOC)
• Flexibilidad y funcionabilidad de una FPGA
• FPGAs vs DSPs Programables

Objetivo: Revisión de conceptos fundamentales sobre el teorema de muestreo, cuantización, análisis de Fourier y diseño de filtros digitales.

• Aliasing y reconstrucción de filtros
• Tasas de muestreo y longitud de palabras
• Notación del dominio Z y análisis fundamental
• Filtros FIR y IIR
• Diseño de filtros digitales y especificación
• Técnicas de sobremuestreo (sigma delta)

Objetivo: Explorar las diferentes familias y arquitecturas FPGA Xilinx. Introducción a FPGAs Spartan 3 y Virtex-5.

• Hoja de ruta de la tecnología FPGA
• Tasas temporales, tasas de datos y frecuencias de muestreo
• Memoria FPGA y registros
• Bloques de entrada/salida y requisitos
• Bits, Capas y Bloques de Lógica Configurable
• Comparables calificaciones de Desempeño MIP
• Familias y Fuentes de FPGA

Objetivo: Entender las slices DSP, los recursos de reloj y el consumo de potencia.

• Construcción de líneas de retardo y registro de desplazamiento
• Uso de la memoria RAM en FPGAs
• De secuencial a paralelo y de paralelo a secuencial
• Multiplexores para selección de canal
• Full adders, carry logic, y adder trees
• Multiplicadores: Desplazamiento y Suma; basado en ROM
• Implementación de un multiplicador eficiente

Objetivo: Comprender la aritmética de punto fijo binaria. Mapeo de operaciones aritméticas al hardware Xilinx FPGA.

• Complemento a dos de la aritmética punto fijo
• Arrays de suma y multiplicación fundamentales
• Arrays de división y raíz cuadrada…¡no es tan sencillo!
• Problemas de longitud de palabra y la aritmética de Punto Fijo
• Saturar y wraparound
• Desbordamiento y subdesbordamiento

Objetivo: Revisión de la representación de algoritmos DPS utilizando un gráfico de flujo de señal. Uso del método Cut Set para mejorar el rendimiento. Implementación de filtros FIR paralelos y secuenciales.

• Gráficos de Flujo de Señal DSP/Digital
• Latencia, retardos y "anti-retardos"
• Retemporización: Cut-set y escalado de retardos
• La transpuesta FIR
• Arquitecturas de canalización y multicanales
• Topologías SFG para FPGAs

Objetivo: Estudio de la teoría y la implementación en FPGA de la Transformada Rápida de Fourier.

• DFT, FFT y IFFT
• FFT en arquitectura FPGA
• FFT wordlength crecimiento y precisión

Objetivo: Desarrollo de estructuras polifásicas para implementaciones eficientes de filtros multitasas. Uso de filtros CIC para interpolación.

• Filtros de interpolación y upsampling
• Filtros de diemado y downsampling
• Aritmética eficiente para implementación FIR
• Integradores y diferenciadores
• Filtros half-band, moving average y comb
• Filtros Cascade Integrator Comb (CIC) (Hogenauer)
• Aritmética eficiente para filtrado IIR

Objetivo: Introducción al algoritmo CORDIC para el cálculo de varias funciones trigonométricas.

• Modo rotación y modo vector CORDIC
• Cálculo de la función seno y coseno
• Cálculo del vector magnitud y el ángulo
• Arquitectura para la implementación FPGA

Objetivo: Introducción al algoritmo LMS en procesado de señal adaptativo. Muestra el algoritmo QR como técnica Recursive Least Squares (RLS) y por qué está indicado para implementación en FPGAs.

• Aplicaciones adaptativas (ecualización, conformación del haz)
• Algoritmos LMS e implementación paralela
• Algoritmos LMS no canónicos
• Álgebra lineal; resolución de sistemas de ecuaciones lineales
• El algoritmo QR para procesado de señal adaptativo
• Requisitos para el procesado QR y problemas numéricos

Objetivo: Revisión de la modulación cuadrática y forma de pulso. Implementación de osciladores controlados numéricamente.

• QPSK
• Filtros de transmisores/receptores - Coseno Alzado
• Submuestreo y conversión digital a frecuencia inferior
• Conversión digital directa a frecuencia superior
• Etapas de frecuencia intermedia digitales (y Sistemas fs/4)
• Osciladores controlados numéricamente (NCO)
• Diseño de la partición de FPGAs

Objetivo: Cubre la recuperación temporal de símbolos, recuperación de fase de la portadora, recuperación de frecuencia de la portadora y sincronización de trama.

• Recuperación de la portadora, cuadratura y lazos Costas, PLLs
• Rotaciones de fase; conversiones de muestreo
• Recuperación temporal de símbolos, detección temprana/tardía de puertas
• Retardo temporal de lazos bloqueados y sincronización