Formación en MATLAB y Simulink

Detalles del curso

Este curso de dos días muestra cómo generar y verificar código HDL desde un modelo de Simulink® con HDL Coder™ y HDL Verifier™.

Temas incluidos:

  • Preparar modelos de Simulink para la generación de código HDL
  • Generar código HDL y un banco de pruebas para un modelo de Simulink compatible
  • Realizar optimizaciones de velocidad y área
  • Integrar código escrito a mano e IP existente
  • Verificar código HDL generado mediante un banco de pruebas y la cosimulación

Día 1 de 2


Preparar modelos de Simulink para la generación de código HDL

Objetivo: Prepare un modelo de Simulink para la generación de código HDL. Genere código HDL y un banco de pruebas para modelos simples que no requieran optimización.

  • Preparar modelos de Simulink para la generación de código HDL
  • Generar código HDL
  • Generar un banco de pruebas
  • Verificar el código HDL generado con un simulador de HDL

Control de precisión del punto fijo

Objetivo: Establezca correspondencia entre el código HDL generado y bloques de Simulink específicos del modelo. Use Fixed-Point Tool para finalizar la arquitectura de punto fijo del modelo.

  • Escalado de punto fijo y herencia
  • Flujo de trabajo de Fixed-Point Designer
  • Fixed-Point Tool
  • Interfaz de la línea de comandos

Generar código HDL para modelos multitasa

Objetivo: Genere código HDL para diseños multitasa.

  • Preparar un modelo multitasa para generar código HDL
  • Generar código HDL con uno o varios pines de reloj
  • Comprender y aplicar técnicas usadas para el cruce del dominio de reloj

Día 2 de 2


Optimizar el código HDL generado

Objetivo: Use canalizaciones para cumplir los requisitos de tiempo del diseño. Use implementaciones de hardware específicas y comparta recursos para la optimización del área.

  • Generar código HDL con HDL Workflow Advisor
  • Cumplir con los requisitos de tiempo mediante la canalización
  • Elegir implementaciones de hardware específicas para los bloques de Simulink compatibles
  • Compartir recursos de FPGA/ASIC en los subsistemas
  • Verificar que el código HDL optimizado es bit-true y de ciclo preciso
  • Asignar bloques de Simulink a los recursos de hardware específicos en FPGA

Usar el punto flotante nativo

Objetivo: Implemente valores y operaciones de punto flotante en el código HDL.

  • Por qué y cuándo usar el punto flotante nativo
  • Generación de código HDL independiente del objetivo con HDL Coder
  • Comparación entre punto fijo y punto flotante
  • Optimización de implementaciones de punto flotante

Vincular el código HDL externo con el HDL generado

Objetivo: Incorpore el código HDL escrito a mano y/o la IP de un proveedor en el diseño.

  • Vincular el código HDL externo

Verificar el código HDL con la cosimulación

Objetivo: Verificar el código HDL mediante un simulador de HDL en el modelo de Simulink.

  • Verificar el código HDL generado con HDL Coder
  • Comparar el código HDL escrito a mano con un modelo de referencia
  • Incorporar código HDL a Simulink para su simulación

Nivel: Avanzado

Duración: 2 días

Idiomas: English, 한국어

Vea los horarios e inscríbase