Mixed-Signal Blockset
Diseñe, analice y simule sistemas analógicos y de señal mixta
Mixed-Signal Blockset™ proporciona modelos de componentes y distorsiones, herramientas de análisis y bancos de pruebas para diseñar y verificar circuitos integrados (IC) de señal mixta.
Puede modelar PLL, convertidores de datos y otros sistemas con distintos niveles de abstracción. Con estos modelos, puede simular componentes de señal mixta junto con lógica de control y algoritmos de DSP complejos. También puede personalizar los modelos para incluir distorsiones tales como los efectos de la cuantización, el ruido, la no linealidad y la fluctuación. La simulación rápida en el nivel de sistema con solvers de Simulink® de paso variable permite depurar la implementación e identificar defectos de diseño sin necesidad de simular el circuito integrado en el nivel de transistor.
Con la app Mixed-Signal Analyzer puede visualizar, analizar e identificar tendencias en datos de señal mixta. La opción Cadence Virtuoso ADE MATLAB Integration permite importar bases de datos de resultados de simulación en el nivel de circuito a MATLAB®. Si lo prefiere, puede importar una lista de conexiones de SPICE y crear o modificar un circuito lineal e invariante en el tiempo con elementos parásitos extraídos del diseño del circuito integrado. El blockset proporciona funciones de análisis para los resultados de simulación posteriores al procesamiento para verificar las especificaciones, ajustar las características y notificar las mediciones.
Más información:
Complemento
Mixed-Signal Blockset Models
App Mixed-Signal Analyzer
Utilice la app Mixed-Signal Analyzer para visualizar, analizar e identificar de forma interactiva las tendencias en datos de señal mixta en los dominios del tiempo y la frecuencia.
La opción Cadence Virtuoso ADE MATLAB Integration permite importar bases de datos de resultados de simulación de señales transitorias, CA y CC en el nivel de circuito a MATLAB.
Base de datos de Cadence Virtuoso ADE importada a la app Mixed-Signal Analyzer.
Diseño de PLL
Diseñe y simule lazos de seguimiento de fase (PLL) en el nivel de sistema. Las arquitecturas más frecuentes son PLL de número entero con preescaladores de módulo simple o dual y PLL de número fraccionario con acumuladores o moduladores delta-sigma. También puede verificar y visualizar la respuesta de lazo abierto y lazo cerrado de sus diseños.
Diseño de ADC y DAC
Diseñe y simule convertidores de datos analógicos-digitales (ADC) y digitales-analógicos (DAC) en el nivel de sistema. Las arquitecturas más frecuentes son ADC flash y SAR (registro de aproximación sucesiva), así como DAC binarios ponderados y segmentados.
ADC SAR con Time Scope.
Librería de componentes básicos
Diseñe un sistema de señal mixta con componentes básicos tales como bombas de carga, filtros de lazo, detectores de frecuencia de fase (PFD), osciladores controlados por voltaje (VCO), divisores de reloj y fuentes de reloj de muestreo, entre otros. Con Simscape Electrical™, puede seguir perfeccionando los modelos analógicos en un nivel de abstracción menor..
Librería de componentes básicos de PLL.
Importación de listas de conexiones de SPICE
Puede importar una lista de conexiones de SPICE y crear o modificar un circuito lineal e invariante en el tiempo con elementos parásitos extraídos del diseño del circuito integrado utilizando el bloque Linear Circuit Wizard.
Lista de conexiones de SPICE de filtro de lazo pasivo de tercer orden y función de transferencia resultante.
Imperfecciones de sincronización
Modele tiempos de subida y caída, slew rate finita y retardos temporales variables en los lazos de realimentación. Con los efectos de sincronización modelizados, es posible ejecutar simulaciones para evaluar la estabilidad y calcular los tiempos de cierre.
Fluctuación y ruido de fase
Modele la fluctuación de apertura en ADC y especifique perfiles de ruido de fase arbitrarios en el dominio de la frecuencia para VCO y PLL. Visualice los efectos con el bloque Eye Diagram.
Espectro de potencia y perfil de ruido de fase de un VCO.
Bancos de pruebas
Mida el tiempo de cierre, el perfil de ruido de fase y la frecuencia operativa de PLL y caracterice el rendimiento de los componentes básicos tales como VCO, PFD y bombas de carga. Mida las características de CA/CC y la fluctuación de apertura de los ADC.
Banco de pruebas de ADC para medir el rendimiento de CC y CA.
Integración con entornos de simulación de IC
Reutilice modelos de señal mixta en el nivel de sistema en su entorno de diseño de circuitos impresos mediante la cosimulación o la generación de un módulo de SystemVerilog usando HDL Verifier™. Para la parte digital del sistema, puede generar código HDL sintetizable mediante HDL Coder™.
