Mixed-Signal Blockset

 

Mixed-Signal Blockset

Diseñe, analice y simule sistemas analógicos y de señal mixta

Mixed-Signal Blockset proporciona modelos de componentes y distorsiones, herramientas de análisis y bancos de pruebas para diseñar y verificar circuitos integrados (IC) de señal mixta.

Puede modelar PLL, convertidores de datos y otros sistemas con distintos niveles de abstracción. Con estos modelos, puede simular componentes de señal mixta junto con lógica de control y algoritmos de DSP complejos. También puede personalizar los modelos para incluir distorsiones tales como efectos de la cuantización, ruido, no linealidad y fluctuación. La simulación rápida en el nivel de sistema con solvers de Simulink de paso variable permite depurar la implementación e identificar defectos de diseño sin necesidad de simular el circuito integrado en el nivel de transistor.

Con la app Mixed-Signal Analyzer, puede visualizar, analizar e identificar tendencias en datos de señal mixta. Con la opción de integración de Cadence® Virtuoso ADE con MATLAB, puede importar bases de datos de resultados de simulación en el nivel de circuito a MATLAB. Si lo prefiere, puede importar una lista de conexiones de SPICE y crear o modificar un circuito lineal e invariante en el tiempo con elementos parásitos extraídos del diseño del circuito integrado. El blockset proporciona funciones de análisis de resultados de simulación posteriores al procesamiento para verificar especificaciones, ajustar características y notificar mediciones.

Duración del vídeo 2:16

Análisis y optimización de datos

Visualice, analice e identifique tendencias en datos de señales mixtas, de forma programada o interactiva, con la app Mixed-Signal Analyzer. La opción de integración de MATLAB con Cadence Virtuoso ADE permite importar resultados de simulación de bases de datos y optimizar el diseño de CI de señal mixta desde MATLAB.

Esquema de lazo de seguimiento de fase digital.

Diseño de lazos de seguimiento de fase

Diseñe y simule lazos de seguimiento de fase (PLL) en el nivel de sistema. Las arquitecturas más frecuentes son PLL de número entero con preescaladores de módulo simple o dual, y PLL de número fraccionario con acumuladores o moduladores delta-sigma. También puede verificar y visualizar la respuesta de lazo abierto y lazo cerrado de los diseños.

Diagrama de bloques de implementación de un modulador delta-sigma de cuarto orden.

Diseño de ADC y DAC

Diseñe y simule convertidores de datos analógicos-digitales (ADC) y digitales-analógicos (DAC) en el nivel de sistema. Entre las arquitecturas típicas se encuentran moduladores delta-sigma, flash, ADC de registro de aproximación sucesiva (SAR) y DAC segmentados y ponderados binariamente.

Fluctuación y ruido de fase

Modele el reloj y la fluctuación de apertura en los ADC y especifique perfiles de ruido de fase arbitrarios en el dominio de la frecuencia para VCO y PLL. Realice mediciones oculares y descomposición de fluctuaciones en formas de onda arbitrarias.

Prueba de ADC SAR con un banco de pruebas de ADC.

Mediciones y bancos de pruebas

Mida el tiempo de bloqueo, el perfil de ruido de fase y la frecuencia operativa de PLL. Caracterice el rendimiento de componentes básicos tales como VCO, PFD y bombas de carga. Mida las características de CA/CC y la fluctuación de apertura de ADC.

Ocho componentes básicos utilizados para construir PLL.

Modelos de comportamiento

Diseñe un sistema de señal mixta con componentes básicos tales como bombas de carga, filtros de lazo, detectores de frecuencia de fase (PFD), osciladores controlados por tensión (VCO), divisores de reloj y fuentes de reloj de muestreo, entre otros. Con Simscape Electrical, puede seguir ajustando los modelos analógicos en un nivel de abstracción menor.

“Al principio, no sabíamos cómo nuestros diseños reaccionarían a la fluctuación, hasta que los probamos en el chip. Ahora que ejecutamos simulaciones en el nivel de sistema con modelos de tiempo discreto y continuo en Simulink, tenemos la tranquilidad de que cuando finalizamos el diseño de un chip, va a funcionar”.

Preguntas frecuentes sobre Mixed-Signal Blockset

Mixed-Signal Blockset es una biblioteca de Simulink que proporciona modelos de componentes y bancos de pruebas para diseñar y verificar circuitos integrados mixtos (IC). También encontrará la aplicación Mixed-Signal Analyzer y funciones para analizar datos, visualizar tendencias y crear informes.

Puede diseñar y simular bucles de enganche de fase (PLLs), convertidores analógico-digitales (ADCs), convertidores digital-analógicos (DACs) y otros sistemas mixtos en distintos niveles de abstracción.

Puede personalizar los modelos para incluir imperfecciones del mundo real, como ruido, no linealidad, jitter y efectos de cuantización, para una simulación precisa a nivel de sistema.

La aplicación Mixed-Signal Analyzer es una herramienta interactiva para visualizar, analizar e identificar tendencias en datos de mixed-signal. Se integra directamente con Cadence para posprocesar resultados de simulación y permitir la optimización de circuitos.

Sí, la opción Cadence Virtuoso ADE MATLAB Integration permite importar bases de datos de resultados de simulación a nivel de circuito en MATLAB. Además, puede controlar programáticamente la simulación de Cadence para la optimización del diseño de circuitos integrados.

La simulación rápida a nivel de sistema con solucionadores de Simulink de paso variable permite depurar la implementación e identificar fallas de diseño sin simular el circuito integrado a nivel de transistores. Dentro de Simulink puede integrar directamente modelos de comportamiento de su IC junto con Lógica de control y algoritmos de procesamiento digital de señales.

El Mixed-Signal Blockset incluye bloques para PLL y convertidores de datos, como bombas de carga, filtros de bucle, detectores de fase y frecuencia (PFDs), osciladores controlados por tensión (VCOs), divisores de reloj, fuentes de reloj de muestreo y moduladores Delta-Sigma discretos y continuos.

Puede medir el tiempo de bloqueo, el perfil de ruido de fase y la frecuencia de operación de los PLLs, así como las características CA y CC y el jitter de apertura de los ADCs. También puede inspeccionar métricas del diagrama de ojo y descomponer el jitter.