Objetivo: Preparar un modelo Simulink para la generación de código HDL. Generar código HDL y testbench para modelos simples que no requieran optimización.

• Preparación de Modelos Simulink para la Generación de Código HDL
• Generación de código HDL
• Generación de test bench
• Verificación de código HDL generado con un simulador HDL

Objetivo: Establecer la correspondencia entre el código HDL generado y los bloques de Simulink en el modelo. Utilizar Fixed-Point Tool para definir la arquitectura en punto fijo del modelo.

• Vincular código HDL con bloques de Simulink
• Mejorar la eficiencia y precisión del código HDL usando Fixed-Point Tool

Objetivo: Generación de código HDL para diseños multitasa.

• Preparar un modelo multitasa para la generación de código HDL
• Generación de código HDL con uno o varios relojes

Objetivo: Utilizar pipelines para satisfacer los requisitos de diseño. Utilizar implementaciones hardware específicas y compartir recursos para optimización de área.

• Generación de código HDL con HDL Workflow Advisor
• Cumplir con los requisitos temporales utilizando pipelines
• Elegir implementaciones hardware específicas para bloques de Simulink compatibles
• Compartir recursos de FPGA/ASIC en subsistemas
• Verificar código HDL optimizado ajustado a bit y a ciclo

Objetivo: Generar código HDL cuando parte del diseño está escrito en MATLAB utilizando el bloque MATLAB Function. Usar y adaptar bloques desde la librería de diseño de patrones para su propio diseño. Escribir código MATLAB para operaciones en punto fijo.

• Usar la librería de diseño de patrones
• Generación de código HDL desde el bloque MATLAB Function

Objetivo: Incorporar código HDL escrito por el usuario y/o IP de fabricantes en su diseño.

• Integración de código HDL externo
• Integración de IP de fabricantes

Objetivo: Verificar su código HDL utilizando un simulador HDL en el modelo Simulink.

• Verificación de un componente HDL utilizando Simulink