Programación de SoC de Xilinx Zynq con MATLAB y Simulink

Día 1 de 2

Visión general de la plataforma Zynq y configuración del entorno

Objetivo: Configure la plataforma Zynq-7000 y el entorno de MATLAB.

• Visión general de Zynq-7000
• Configurar el software y la plataforma Zynq
• Configurar el entorno de MATLAB
• Probar la conectividad con el hardware de Zynq

Introducción a Embedded Coder y HDL Coder

Objetivo: Configure los modelos de Simulink para la generación de código embebido e interprete de manera eficaz el código generado.

• Arquitectura de una aplicación embebida
• Generar código ERT
• Módulos de código
• Estructuras de datos en el código generado
• Configurar un modelo de Simulink para la generación de código HDL
• Usar HDL Workflow Advisor

Generación y despliegue de núcleos PI

Objetivo: Use HDL Workflow Advisor para configurar un modelo de Simulink, generar y construir código HDL y C, e implementarlo en la plataforma Zynq.

• Configurar un subsistema para lógica programable
• Configurar la interfaz y los periféricos objetivo
• Generar el núcleo PI e integrarlo con SDK
• Crear e implementar la secuencia de bits de FPGA
• Generar e implementar un modelo de interfaz de software
• Ajustar parámetros con el modo externo

Usar la interfaz AXI4

Objetivo: Utilice varias interfaces AXI para la comunicación de datos entre el sistema de procesamiento y la lógica programable.

• Visión general de la interfaz AXI
• Aplicaciones AXI4-Lite
• Usar AXI4-Stream
• Consideraciones de rendimiento de AXI4

Verificación de processor-in-the-loop

Objetivo: Use processor-in-the-loop para verificar el algoritmo en ejecución en la plataforma Zynq y perfilar los tiempos de ejecución en el algoritmo de producción.

• Flujo de trabajo de processor-in-the-loop (PIL) en Zynq
• Verificación de PIL con referencia de modelo
• Perfilado de ejecución de código con PIL
• Consideraciones sobre PIL

Día 2 de 2

Interfaz de datos con aplicación en tiempo real

Objetivo: Use la interfaz UDP para transmitir datos entre Simulink y la aplicación en tiempo real que se ejecuta en la plataforma Zynq.

• Visión general de la interfaz de datos
• Configurar bloques UDP para la transmisión de datos
• Sincronizar datos entre Simulink y Zynq
• Interfaz de datos con AXI Stream
• Partición de diseños
• Consideraciones sobre la interfaz de datos

Integrar controladores de dispositivos

Objetivo: Desarrolle interfaces de controladores de dispositivos para integrar periféricos en el sistema de procesamiento.

• Flujo de trabajo para desarrollar controladores de dispositivos
• Usar la herramienta de código existente
• Interfaz de GPIO
• Controladores de dispositivos de compilación cruzada

Diseño de referencia personalizado

Objetivo: Cree y empaquete IP reutilizable para Vivado y registre placas personalizadas y diseños de referencia.

• Motivos para un diseño de referencia personalizado
• Crear IP reutilizable para Vivado
• Visión general del diseño de referencia
• Personalizar un diseño de referencia
• Registrar una placa y un diseño de referencia personalizado