Vision HDL Toolbox

Diseñe sistemas de procesamiento de imágenes, vídeo y visión artificial para FPGA y ASIC

Vision HDL Toolbox proporciona algoritmos de transmisión de datos de píxel para diseñar e implementar sistemas de visión en FPGA y ASIC. Establece un marco de diseño que respalda una variedad de tipos de interfaces, así como tamaños y tasas de fotogramas. Los algoritmos de procesamiento de imágenes, vídeo y visión artificial de esta toolbox utilizan una arquitectura adecuada a las implementaciones de HDL.

Están diseñados para generar código legible y sintetizable en VHDL^® y Verilog^® con HDL Coder. El código HDL generado está probado en FPGA para tamaños de fotogramas de hasta 8k de resolución y para vídeos de tasa alta de fotogramas (HFR).

Las prestaciones de esta toolbox están disponibles como funciones de MATLAB, System objects y bloques de Simulink.

Introducción a Vision HDL Toolbox

Aplicaciones de referencia

Las aplicaciones de referencia constituyen la base para diseñar, simular y desplegar aplicaciones de visión artificial en dispositivos FPGA, ASIC y SoC.

Correspondencia semiglobal de bloques estéreo con dos imágenes de muestra y dos mapas de disparidad.

Aspectos destacados

Librería de bloques de Vision HDL Toolbox.

Use bloques de algoritmos de visión optimizados para HDL

Seleccione entre diversos System objects y bloques de librería optimizados para hardware basados en transmisión de datos de píxel para modelar algoritmos de procesamiento de imágenes y visión que requieren una alta carga computacional. Implemente los modelos en FPGA, ASIC y SoC.

Documentación | Ejemplos

Modelo que muestra procesamiento de múltiples píxeles por ciclo de reloj.

Cree diseños de transmisión de datos de píxel

Procese vídeos en resolución 4k y 8k, y gestione datos de transmisión de entrada con señales integradas de control de píxeles, ventanas de región de interés (ROI) y buffers de línea. Diseñe y simule implementaciones de arquitectura de hardware eficientes utilizando algoritmos de procesamiento de visión en transmisión de uno o múltiples píxeles (2, 4 u 8 píxeles por ciclo).

Procesamiento de múltiples píxeles por ciclo de reloj con Vision HDL Toolbox (3:02)

Documentación | Ejemplos

Varias aplicaciones de visión de referencia para implementación en hardware.

Iníciese rápidamente con aplicaciones de visión de referencia

Utilice y modifique subsistemas de referencia prediseñados y probados en hardware para implementar de forma eficiente aplicaciones de visión artificial tales como conducción autónoma, detección de objetos y procesamiento de imágenes de cámara.

Documentación | Ejemplos

Modele interfaces de memoria externa

Utilice plantillas de Simulink para modelar una interfaz de memoria externa para AXI y un buffer de fotogramas para un diseño de transmisión de datos de píxel. Modele el acceso a la memoria desde un procesador como parte del codiseño de hardware y software, y despliegue puertos del subsistema en interfaces de memoria física utilizando las prestaciones de SoC Blockset.

Documentación | Ejemplos

Diagrama de sistema que muestra la integración de FPGA y Deep Learning con memoria externa.

Integración de Deep Learning en el diseño de FPGA basado en visión

Despliegue una red de Deep Learning YOLO v2 con los diseños de referencia de paquetes de soporte predefinidos en hardware basado en Zynq. Utilice una entrada capturada o de una cámara en vivo para aplicaciones de visión de detección de objetos.

Documentación | Ejemplos

Modelo creado con Vision HDL Toolbox junto al hardware en el que se puede desplegar y verificar.

Cree un prototipo y verifíquelo en FPGA y SoC

Cree un diseño prototipo con entrada de vídeo en vivo utilizando Support Package for AMD Zynq-Based Hardware y plantillas de modelos. Genere código VHDL y Verilog sintetizable independiente de la plataforma con HDL Coder para plataformas FPGA o SoC admitidas. Utilice HDL Verifier para probar y depurar diseños de hardware de visión.

Documentación | Ejemplos

Recursos del producto:

Documentación Ejemplos Vídeos Artículos técnicos Bloques Funciones Requisitos Notas de la versión

LG Electronics desarrolla un faro inteligente con prototipado rápido

“MATLAB y Simulink redujeron a la mitad el tiempo de desarrollo requerido. Estas herramientas nos permiten responder más fácilmente a los requisitos de nuestros clientes OEM mediante el diseño de funciones personalizadas".
Jiyoung Jeong, LG Electronics

Vea más casos prácticos