SoC Blockset

Diseñe, evalúe e implemente arquitecturas de software y hardware para SoC

SoC Blockset™ proporciona bloques de Simulink^® y herramientas de visualización para modelar, simular y analizar arquitecturas de hardware y software para ASIC, FPGA, SoC (system-on-chip) programables y microcontroladores/microprocesadores multinúcleo.

SoC Blockset permite simular la memoria y la conectividad interna y externa, así como la planificación y los efectos del sistema operativo, utilizando tráfico de prueba generado o datos de E/S reales. Puede explorar con rapidez diversas arquitecturas de sistema, estimar la complejidad de la interfaz para la partición hardware/software, así como evaluar el rendimiento del software y la utilización del hardware.

Cuando se utiliza con Embedded Coder y HDL Coder, SoC Blockset implementa aplicaciones para FPGA de Xilinx^® e Intel^®, SoC programables, tales como dispositivos MPSoC y RFSoC UltraScale+™ de Xilinx, y microcontroladores/microprocesadores multinúcleo, como MCU C2000™ de Texas Instruments.

Más información:

Simulación y análisis de arquitecturas de SoC
Análisis del rendimiento del sistema
Despliegue en dispositivos SoC y FPGA
Aplicaciones destacadas
Simulación y despliegue en microcontroladores y microprocesadores

Diseño de una ruta de datos desde FPGA a un procesador con SoC Blockset: modelado y simulación

Simulación y análisis de arquitecturas de SoC

Desarrolle y combine algoritmos de software, lógica de hardware, sistemas de memoria y dispositivos de E/S en una aplicación de SoC. Evalúe arquitecturas alternativas antes de desplegarlas en hardware.

Desarrollo de arquitecturas de SoC a partir de especificaciones

Puede comenzar con una arquitectura funcional de la aplicación en System Composer™ y asignar componentes funcionales a la arquitectura de hardware para SoC (procesador), la lógica programable (FPGA) y la memoria. Simule el comportamiento de toda la aplicación y verifique que sea correcta desde un punto de vista funcional. Luego, evalúe la implementación para decidir cómo asignar y repartir los componentes funcionales entre hardware y software.

Enfoque de ingeniería de sistemas para aplicaciones de SoC

Asigne componentes funcionales a componentes de arquitectura de hardware para SoC con System Composer.

Recursos para el análisis de algoritmos

Analice modelos de Simulink o funciones de MATLAB^® para generar informes que resuman el número de operadores aritméticos necesarios para la implementación. Utilice esos informes para comparar diferentes arquitecturas de dispositivos FPGA, ASIC y SOC, realizar tradeoffs de diseño y explorar la partición hardware/software.

Recursos de análisis de algoritmos

Estimación del número de operadores en un algoritmo de MATLAB

Comparación de implementaciones de filtros FIR con socModelAnalyzer

Visualización del número estimado y el tipo de operadores necesarios para implementar funciones de MATLAB o modelos de Simulink

Vea el número estimado y el tipo de operadores necesarios para implementar funciones de MATLAB o modelos de Simulink.

Transacciones de memoria

Modele memoria DDR y simule transacciones de memoria compartida entre la lógica de hardware y los procesadores integrados. Configure los controladores de memoria DMA para arbitrar el tráfico de memoria. Tenga en cuenta la tasa de transferencia y la latencia de memoria en la simulación.

Análisis del ancho de banda de memoria utilizando generadores de tráfico

Streaming de datos desde hardware a software

Streaming de datos desde software a hardware

Transferencias de datos de memoria y registro

Protocolos de canal de memoria externa

Desarrollo de aplicaciones de radio para RFSoC con MATLAB y Simulink (4 vídeos)

Diseño de una ruta de datos desde FPGA a un procesador con SoC Blockset: modelado y simulación

Ejecución de tareas

Modele la ejecución de tareas del software integrado como si fuera gestionada por el sistema operativo (SO). Simule tareas con sincronización precisa, teniendo en cuenta el cambio de contexto, las multitareas apropiativas y la duración de la ejecución. Modele interrupciones de software generadas por la estructura de FPGA. Aplique estadísticas para simular la duración de tareas no deterministas, o aplique las duraciones de tareas registradas durante las pruebas de hardware.

Descripción de la ejecución de tareas

Bloque Task Manager

Ejecución de tareas

Duración de tareas

Activación de tareas de software por interrupciones de FPGA

Visualización de multitareas apropiativas, cambio de contexto y duración de la ejecución con diagramas de sincronización.

Plantillas de modelos de SoC

Cree modelos completos de aplicaciones de SoC desde cero, utilizando un enfoque paso a paso o a partir de plantillas predefinidas para el coprocesamiento de hardware/software, incluidas las plantillas para aplicaciones de visión y comunicación.

Plantilla Stream from FPGA to Processor

Plantilla Stream from Processor to FPGA

Plantilla Software-Defined Radio

Plantilla HDMI

Plantilla Frame Buffer with HDMI

Plantilla RFSoC

Creación de modelos para aplicaciones de SoC usando plantillas de modelos predefinidas.

Simulación con datos de E/S registrados

Registre datos de fuentes periféricas de hardware, tales como señales de RF o datos de HDMI; luego, reprodúzcalos como fuentes en simulaciones o pruebas de hardware.

Registro de datos de E/S de dispositivos SoC

Simulación con datos de E/S registrados a partir de dispositivos SoC

Reproducción de datos registrados como fuente de simulación.

Análisis del rendimiento del sistema

Evalúe el rendimiento de la memoria y la ejecución de tareas con simulación y realice el análisis en dispositivos.

Análisis de la ejecución de tareas

Simule el sistema de software de las aplicaciones de SoC mediante la ejecución de modelos de Simulink que incorporan tareas basadas en tiempo y eventos. Visualice la sincronización de la ejecución de tareas, los excesos de velocidad, las caídas, la utilización de núcleos y las multitareas apropiativas. Reproduzca ejecuciones de tareas en la simulación mediante datos de sincronización capturados en simulaciones previas o directamente desde dispositivos SoC.

Ejecución de tareas

Informe de ejecución de tareas que muestra la sincronización mínima, máxima y típica de las tareas, así como estadísticas de uso del núcleo del procesador.

Rendimiento de memoria DDR

Analice el ancho de banda de memoria de los diseños de sistemas. Visualice los resultados de la simulación y las métricas de ancho de banda antes de desplegar en un dispositivo SoC.

Información de diagnóstico de la ejecución en FPGA

Analizador de instrumentación de kernels

Simulación de transacciones de memoria compartida y análisis del rendimiento.

Supervisión del rendimiento de memoria y análisis de la ejecución de tareas en dispositivos

Mida el rendimiento de memoria y la ejecución de tareas en un dispositivo SoC; luego, visualice y analice estas mediciones para ajustar un modelo de SoC que se adapte a los requisitos de rendimiento del sistema. Interactúe en tiempo real con dispositivos SoC desde MATLAB o desde el banco de pruebas de Simulink.

Analizador de instrumentación de código

Análisis de la ejecución de tareas en un procesador

Medición de la ejecución de tareas con un analizador de instrumentación de código.

Despliegue en dispositivos SoC y FPGA

Genere diseños de referencia y código RTL para lógica programable. Genere código C/C++ para tareas de procesador. Despliegue aplicaciones completas de hardware/software en placas de desarrollo.

Generación de un proyecto de software integrado

Cuando se emplea con Embedded Coder^®, SoC Blockset genera proyectos completos de software integrado a partir de modelos, incluidos planificadores, tareas de software e integración de controladores de dispositivos de E/S.

Generación de un diseño de SoC

Herramienta SoC Builder

Generación de código de tareas de software

Generación de proyectos completos de software integrado a partir de modelos.

Generación de diseños de referencia

Genere diseños de referencia para lógica programable. Los diseños de referencia son redes configuradas de núcleos IP con rutas de control y datos que se pueden conectar a memorias externas y aplicaciones de software. SoC Blockset se conecta con herramientas de diseño de Xilinx e Intel para producir flujos de bits y luego programar las placas FPGA y SoC.

Exportación de un diseño de referencia personalizado desde un modelo de SoC

Exportación de un diseño de referencia personalizado

Generación de diseños de referencia para usar con el IP del algoritmo de HDL generado con HDL Coder.

Implementación en placas COTS y personalizadas

Implemente aplicaciones de hardware/software en los kits de hardware admitidos, tales como RFSoC y MPSoC Zynq UltraScale+ de Xilinx, SoC Zynq-7000, y FPGA SoC Cyclone y Arria de Intel. Implemente en placas específicas mediante paquetes de soporte de hardware o genere soporte para placas personalizadas.

Transmisión y recepción de un tono con un dispositivo RFSoC de Xilinx - parte 1: diseño del sistema

Transmisión y recepción de un tono con un dispositivo RFSoc de Xilinx - parte 2: despliegue

Búsqueda de celdas de 5G NR con un dispositivo RFSoC de Xilinx

Herramientas y hardware de terceros admitidos

SoC Blockset Support Package for Xilinx Devices

SoC Blockset Support Package for Intel Devices

Diseño de una ruta de datos desde FPGA a un procesador con SoC Blockset: despliegue en Xilinx (5:43)

Explore la galería de imágenes (4 imágenes).

Aplicaciones destacadas

Desarrolle y despliegue aplicaciones de hardware/software para comunicaciones inalámbricas, procesamiento de vídeo e imágenes, y sistemas de control.

Comunicaciones inalámbricas y radar

Evalúe aplicaciones de comunicaciones inalámbricas y radar teniendo en cuenta los efectos asociados con los subsistemas de procesador, FPGA y memoria DDR. Utilice modelos predefinidos de dispositivos MPSoC y RFSoC Zynq UltraScale+ de Xilinx para simular aplicaciones de hardware/software; luego, despliéguelas en placas de desarrollo y configure los convertidores de datos de los dispositivos RFSoC.

Radar Doppler pulsado con un dispositivo RFSoc de Xilinx

Recuperación de MIB de 5G NR con un dispositivo RFSoc de Xilinx

Transmisión y recepción de OFDM con un dispositivo RFSoC de Xilinx

Utilice SoC Blockset para modelar, simular y desplegar aplicaciones como radares Doppler de alcance cuyo objetivo sean RFSoC UltraScale+ de Xilinx.

Procesamiento de vídeo e imágenes

Las aplicaciones de procesamiento de vídeo e imágenes con uso intensivo de datos requieren que los diseñadores evalúen los requisitos de ancho de banda de memoria para garantizar que se cumplan los requisitos de velocidad y tamaño de fotogramas de la aplicación. Utilice SoC Blockset para modelar la memoria DDR externa y evaluar el ancho de banda de memoria de manera dinámica con la simulación. Luego, genere la IP de la interfaz AXI4 conforme a todos los requisitos mediante HDL Coder™.

Inversión vertical de un vídeo utilizando la memoria externa

Ecualización de histograma adaptativo limitado por contraste con memoria externa

Modelado de una aplicación de vídeo con bloques de SoC Blockset.

Sistemas de control de motores y electrónica de potencia

Implemente sistemas de control de motores y electrónica de potencia en tiempo real en SoC o en microcontroladores multinúcleo dividiendo las tareas de control en diferentes unidades de cálculo. Simule comunicaciones de periféricos ADC y PWM/interprocesador con la planta y despliegue en sistemas prototipo.

División del sistema de control de motores en multiprocesadores

Integración de periféricos y planificación de MCU en una aplicación de sistema de control de motores

Sistemas de control de motores y electrónica de potencia

División de algoritmos entre varios procesadores.

Simulación y despliegue en microcontroladores y microprocesadores

Desarrolle algoritmos de software, incorporando los efectos de los componentes de hardware y el sistema operativo, y despliéguelos en hardware.

Modelado de periféricos

Realice simulaciones de lazo cerrado que incluyan el comportamiento de periféricos tales como ADC y PWM. Los modelos pueden tener en cuenta la sincronización y la latencia de ADC-PWM.

Integración de periféricos y planificación de MCU en una aplicación de sistema de control de motores

Interfaz de ADC

Interfaz de PWM

Incorporación del modelado de periféricos de MCU en el control de motores con SoC Blockset (8:02)

Incorporación del modelado de periféricos de MCU en el control de motores con SoC Blockset

Modelado de arquitectura con multiprocesadores

Divida los algoritmos entre varios procesadores para que el diseño sea modular y mejorar así el rendimiento. Modele la ejecución en multiprocesadores y la comunicación de datos entre procesadores.

Comunicación de datos entre procesos a través de un periférico de hardware dedicado

División del sistema de control de motores en multiprocesadores

Control de motores multinúcleo con SoC Blockset

Despliegue en placas de microcontroladores y microprocesadores

Realice el prototipado rápido en placas de hardware generando aplicaciones de software con Embedded Coder. Realice análisis en dispositivos para ajustar las aplicaciones.

Soporte de SoC Blockset para Linux integrado

Introducción a los bloques de SoC en MCU

Soporte de SoC Blockset para una placa de Linux integrado