HDL Coder permite realizar diseño de alto nivel para FPGA, SoC y ASIC generando código Verilog®, SystemVerilog y VHDL® portable y sintetizable a partir de funciones de MATLAB, modelos de Simulink y gráficos de Stateflow. Puede utilizar el código generado en HDL para programación de FPGA, prototipado de ASIC y diseño de producción.
HDL Coder incluye un asesor de flujo de trabajo que automatiza el prototipado del código generado en placas de Xilinx®, Intel® y Microchip, y genera núcleos IP para flujos de trabajo de ASIC y FPGA. Puede optimizar la velocidad y el área, resaltar rutas críticas y generar estimaciones de utilización de recursos antes de realizar síntesis. HDL Coder ofrece trazabilidad entre los modelos de Simulink y el código Verilog, SystemVerilog y VHDL generado, lo que permite verificar el código para aplicaciones de alta integridad que cumplan con DO-254 y otros estándares.
Diseño de hardware de alto nivel
Diseñe un subsistema seleccionando entre más de 300 bloques de Simulink y funciones de MATLAB listos para HDL; agregue gráficos de Stateflow, modelos de Simscape y redes de Deep Learning. Simule el comportamiento del hardware de un diseño, explore arquitecturas alternativas y genere código Verilog, SystemVerilog o VHDL sintetizable con tipos de datos de punto fijo, flotante o una combinación de ambos.
Plataformas objetivo independientes del proveedor
Genere RTL sintetizable optimizado para plataformas objetivo FPGA de proveedores líderes de la industria, y utilícelo también con ASIC. Reutilice los mismos modelos para generar código de prototipos y producción.
Optimización de diseños
Explore una amplia variedad de opciones de arquitectura de hardware y cuantificación de punto fijo antes de efectuar una implementación RTL. Utilice optimizaciones de síntesis de alto nivel, como uso compartido de recursos, canalización y compensación de retardo, que se ajusten de manera eficiente a recursos de dispositivos como lógica, DSP y RAM.
Dispositivos basados en FPGA
Genere RTL que se ajuste de manera eficiente a dispositivos FPGA y SoC. Asigne las entradas y salidas a la E/S en el nivel del dispositivo y los registros AXI mediante paquetes de soporte de hardware para placas populares, o defina su propio diseño de referencia personalizado.
Flujos de trabajo de ASIC
Diseñe y verifique la arquitectura y la funcionalidad de hardware de alto nivel en el contexto de un sistema mixto analógico, digital y de software. Genere RTL con una alta calidad de resultados (QoR), o genere SystemC sintetizable para utilizarlo con Cadence® Stratus HLS.
Desarrollo de aplicaciones
Diseñe algoritmos de comunicaciones con subsistemas y bloques de Wireless HDL Toolbox, o desarrolle implementaciones de algoritmos de procesamiento de visión en streaming con Vision HDL Toolbox. Implemente sistemas de control de motores complejos de baja latencia.
Ejemplos (comunicaciones, visión y control de motores)
Diseño para hardware
Desarrolle algoritmos que funcionan de manera eficiente con datos en streaming. Agregue detalles de la arquitectura de hardware con bloques de Simulink listos para HDL, bloques MATLAB Function personalizados y gráficos de Stateflow.
Simulación y pruebas en tiempo real
Implemente diseños en módulos de E/S de FPGA programables de Speedgoat con HDL Workflow Advisor. Realice simulaciones con Simulink Real-Time o emplee módulos de E/S de FPGA adicionales de dSPACE y NI. Genere código HDL en punto flotante nativo para simplificar flujos de trabajo de prototipado de alta precisión.
Verificación en etapas iniciales
Verifique HDL generado con bancos de pruebas de MATLAB y Simulink mediante cosimulación con simuladores de HDL líderes en la industria (requiere HDL Verifier).
Recursos del producto:
“Simulink facilita la comunicación entre los arquitectos de sistemas y los diseñadores de hardware. Es un lenguaje compartido que permite intercambiar conocimientos, ideas y diseños. Con Simulink y HDL Coder, podemos centrarnos más en desarrollar algoritmos y optimizar el diseño a través de simulación que en comprobar las reglas de codificación y la sintaxis de VHDL”.
Preguntas frecuentes sobre HDL Coder
HDL Coder es una herramienta de generación de código Verilog, SystemVerilog y VHDL portable y sintetizable a partir de funciones de MATLAB, modelos de Simulink y Simscape, y gráficos de Stateflow para programación de FPGA, prototipado de ASIC y diseño de producción. HDL Coder también genera código SystemC sintetizable y se integra con Cadence Stratus HLS.
HDL Coder permite realizar diseño de alto nivel en FPGA, SoC y ASIC.
HDL Coder admite más de 300 funciones de MATLAB y bloques de Simulink listos para HDL, además de gráficos de Stateflow y modelos de Simscape.
Sí, HDL Coder puede generar código HDL sintetizable con tipos de datos de punto fijo, flotante o una combinación de ambos.
HDL Coder permite optimizar velocidad y área, resaltar rutas críticas, generar estimaciones de utilización de recursos antes de realizar síntesis y utilizar optimizaciones de síntesis de alto nivel, como uso compartido de recursos, canalización y compensación de retardo.
HDL Coder ofrece trazabilidad entre los modelos de Simulink y el código Verilog, SystemVerilog y VHDL generado, lo que permite verificar el código para aplicaciones de alta integridad que cumplan con DO-254 y otros estándares.
Sí, HDL Coder genera RTL orientado a potencia-rendimiento-área (PPA) para flujos de trabajo de ASIC y también puede generar SystemC sintetizable para su uso con Cadence Stratus HLS.
Sí, HDL Coder incluye un asesor de flujo de trabajo que automatiza el prototipado del código generado en placas FPGA y genera núcleos IP para flujos de trabajo de ASIC y FPGA.
