Wireless HDL Toolbox

 

Wireless HDL Toolbox

Diseñe e implemente subsistemas de comunicaciones 5G y LTE para FPGA, ASIC y SoC

Solicite una versión de prueba gratuita
Solicite presupuesto

Wireless HDL Toolbox™ (anteriormente LTE HDL Toolbox™) proporciona bloques y subsistemas de Simulink® previamente verificados y listos para hardware destinados al desarrollo de aplicaciones de comunicaciones inalámbricas 5G, LTE, WLAN, satelitales y personalizadas basadas en OFDM. Incluye aplicaciones de referencia, bloques IP y portales entre el procesamiento basado en tramas y en muestras.

Puede modificar las aplicaciones de referencia para integrarlas en su propio diseño. Las implementaciones de HDL en los algoritmos de esta toolbox están optimizadas para lograr un uso eficiente de recursos y el rendimiento necesario para prototipado o despliegue en producción en dispositivos FPGA, ASIC y SoC.

Los algoritmos de esta toolbox están diseñados para generar código legible y sintetizable en VHDL® y Verilog® (con HDL Coder™). Para realizar pruebas over-the-air, puede conectar modelos de transmisor y receptor a dispositivos de radio (con paquetes de soporte para hardware de Communications Toolbox™).

Aplicación de referencia de recuperación de MIB y búsqueda de celdas HDL de 5G NR.
El vídeo dura 7:15.
Aplicación de referencia de recuperación de MIB y búsqueda de celdas HDL de 5G NR
El algoritmo del receptor de enlace descendente HDL de 5G NR incluye un controlador de búsqueda, un detector de SSB, un decodificador de SSB, un demodulador de cuadrícula de SIB1 y un decodificador de SIB1.

5G New Radio (NR)

Integre IP de subsistemas 5G NR predefinidos y verificados para la búsqueda de celdas y la recuperación del bloque de información principal/sistema (MIB/SIB1). Diseñe hardware personalizado con bloques IP de 5G NR, tales como LDPC, Polar y CRC. 

Desarrollo de un banco de pruebas de 5G de bajo coste para el futuro estándar móvil 6G (24:55)

Documentación | Ejemplos

Cuadrícula de colores de una estructura de marcos de OFDM transmitida.

OFDM configurable

Transmita y reciba datos utilizando IP de subsistemas hardware de multiplexación por división de frecuencias ortogonales (¿Qué es OFDM? (5:16)). Diseñe hardware personalizado de FPGA o ASIC basado en OFDM utilizando bloques IP optimizados con HDL.

Documentación | Ejemplos

Diagrama de constelación de una señal DVB-S2 recibida con modulación 32-APSK.

Comunicaciones satelitales

Diseñe comunicaciones satelitales basadas en DVB-S2 y CCSDS para la implementación en FPGA o ASIC. Integre IP de subsistemas, como un receptor de DVB-S2, o bien desarrolle los suyos propios utilizando bloques IP optimizados con HDL.

Documentación | Ejemplos

Diagrama de arquitectura de hardware de un subsistema de receptor de WLAN.

WLAN

Desarrolle sistemas de comunicaciones LAN inalámbricos para hardware de FPGA o ASIC. Comience rápidamente con un subsistema de sincronización de tiempo y frecuencia o receptor de WLAN, o bien cree funcionalidades personalizadas con bloques IP. 

Next-Generation Wi-Fi Networks for Time-Critical Applications (27:09)

Documentación | Ejemplos

Diagrama de un IP de subsistema HDL de LTE, que incluye detección de PSS/SSS, demodulación de OFDM y recuperación de MIB/SIB1.

LTE

Integre IP de subsistemas hardware de 4G LTE predefinidos y verificados para la búsqueda de celdas, la recuperación del bloque de información principal/sistema (MIB/SIB1), o bien un transmisor LTE multiple-input, multiple-output (MIMO).

Wireless HDL Toolbox Cell Search and MIB Recovery Reference Application (5:16)

Documentación | Ejemplos

Diseño de un predistorsionador digital (DPD), donde el subsistema de DPD puede generar HDL y la estimación de coeficientes del DPD genera C/C++.

Comunicaciones personalizadas

Utilice bloques IP constitutivos probados en hardware para desarrollar sistemas de comunicaciones personalizadas. Comience rápidamente con ejemplos de diseño, tales como predistorsionador digital (DPD) y FFT de tamaño variable.

Documentación | Ejemplos

Diagrama de algoritmos y bancos de pruebas de MATLAB que muestra cómo simular la implementación en hardware y verificar los resultados.

Verificación

Simule modelos listos para hardware mientras compara los resultados con los algoritmos de referencia de MATLAB. Utilice HDL Verifier para cosimular con HDL generado o para generar modelos (5:45) destinados a la verificación de RTL.

Verificación de una implementación en FPGA de un decodificador turbo LTE (3:47)

Documentación | Ejemplos

Prototipo en kits de radio definida por software (SDR) basados en FPGA o SoC, independientes o conectados a Simulink. y monitor en segundo plano.

Despliegue en FPGA, ASIC y SoC

Utilice HDL Coder para orientar su aplicación a plataformas de radio definida por software (34:04) (SDR) basadas en FPGA para realizar prototipado con señales en tiempo real over-the-air y reutilizar los modelos para el despliegue en producción.

Orolia desarrolla una baliza localizadora de emergencia utilizando el diseño basado en modelos

Documentación | Ejemplos

Recursos del producto:

Documentación Ejemplos de código Vídeos Requisitos Notas de la versión Soporte de hardware
Diagrama de RF Pixels

“Aceleramos la implementación adaptando el modelo de referencia de alto nivel para LTE de Wireless HDL Toolbox™ y desplegándolo en una placa RFSoC Zynq® UltraScale+™ con HDL Coder™. Este enfoque nos ahorró al menos un año de trabajo en ingeniería, y me permitió completar la implementación yo mismo sin necesidad de contratar otro ingeniero digital”.

Matthew Weiner, RF Pixels

¿Tiene interés en Wireless HDL Toolbox?

Solicite una versión de prueba Solicite presupuesto