FPGAs de Xilinx y SoCs de Zynq
Modelado, verificación y programación de algoritmos en dispositivos Xilinx
Los expertos e ingenieros hardware utilizan MATLAB® y Simulink® a fin de desarrollar aplicaciones de prototipado y producción para la implementación en dispositivos FPGA de Xilinx® y SoC de Zynq®. Con MATLAB y Simulink podrá:
- Modelar la arquitectura de hardware a nivel de sistema
- Programar su FPGA o SoC sin necesidad de escribir código
- Simular y depurar su FPGA o SoC mediante herramientas de MATLAB y Simulink
- Llevar a cabo el diseño FPGA y SoC para producción
"Como ingeniero de sistemas mecatrónicos, mi experiencia se centra en los sistemas de control y sus modelos, no en HDL y FPGAs. Con el diseño basado en modelos, puedo usar mi experiencia y mis conocimientos sobre el controlador y el sistema controlado para llevar a cabo gran parte del trabajo que suelen realizar los ingenieros de FPGAs y así reducir su carga de trabajo."
Rob Reilink, DEMCON
Uso de MATLAB con FPGAs de Xilinx y SoCs de Zynq
Modelado para la programación de FPGAs y SoCs
Agregue arquitectura hardware a su algoritmo mediante MATLAB y Simulink. Esto incluye cuantificación en punto fijo (30:34), lo cual permite utilizar los recursos de forma más eficiente, y generación de código en punto flotante nativo (8:55), lo cual permite programar las FPGAs con más facilidad. Reutilice sus pruebas y el algoritmo de referencia para simular cada una de las mejoras sucesivas.
HDL Coder™ genera VHDL o Verilog sintetizable directamente desde bloques de función de Simulink y MATLAB compatibles con HDL para aplicaciones como procesamiento de señales, comunicaciones inalámbricas, control de potencia/motores y procesamiento de imágenes/vídeo. Xilinx System Generator y Xilinx Model Composer agregan bloques específicos de Xilinx a Simulink que se pueden integrar con los bloques nativos para la simulación y la generación de código HDL.
Analice los efectos de las arquitecturas hardware y software, incluidos los efectos derivados del uso de memoria y la planificación/ del SO, mediante SoC Blockset™.
Programación de FPGAs de Xilinx y SoCs de Zynq
HDL Coder le guiará por los pasos necesarios para programar su FPGA o SoC directamente desde Simulink sin tener que escribir una línea de código. Desde HDL Coder, puede optimizar y generar VHDL o Verilog sintetizable junto con interfaces AXI para la conexión a un SoC. A partir de ahí, puede llamar a Embedded Coder para generar C/C++ a fin de programar el software que se ejecuta en el procesador embebido.
Puede descargar paquetes de soporte destinados a dispositivos FPGA de Xilinx y SoC de Zynq para su uso con Embedded Coder y HDL Coder. Estos automatizan la síntesis de Xilinx Vivado , el proceso de place and route y la programación de FPGAs/SoCs. Existen flujos de trabajo completamente automatizados disponibles para las placas soportadas para aplicaciones tales como control de motores, procesamiento de imágenes/vídeos y radio definida por software.
Simulación y depuración de FPGAs
HDL Verifier reutiliza los entornos de prueba de MATLAB y Simulink para verificar el diseño FPGA.
Gracias a la cosimulación (5:35), es posible ejecutar automáticamente el test bench de MATLAB o Simulink conectado con el diseño de Verilog o VHDL que se ejecuta en un simulador de Mentor Graphics o Cadence Design Systems.
La simulación FPGA-in-the-loop conecta el test bench de MATLAB o Simulink con placas FPGA de Xilinx soportadas a través de Ethernet, JTAG o PCI-Express (2:52).
Utilice MATLAB como AXI Master interface (5:40) para enviar datos a la FPGA, e inserte lógica de data capture (4:09) a fin de depurar la FPGA mediante puntos de prueba internos.
Diseño FPGA y SoC para producción
Los expertos e ingenieros de hardware utilizan MATLAB y Simulink para colaborar en el diseño FPGA y SoC de producción para aplicaciones inalámbricas, procesado de imagen y vídeo (20:59), control de motores y potencia (24:20) y críticas para la seguridad.
Las optimizaciones (49:42) de síntesis de alto nivel de HDL Coder contribuyen a satisfacer los objetivos de diseño a la vez que se mantiene la trazabilidad entre el RTL generado, el modelo y los requisitos, lo cual es importante en los flujos de trabajo de alta integridad tales como DO-254. Junto con VHDL y Verilog sintetizable, HDL Coder genera IP cores que conectan fácilmente con Vivado IP Integrator para la integración de sistemas. Y HDL Verifier genera modelos de verificación (5:19) que contribuyen a acelerar el desarrollo de test benchs.
Díganos cómo podemos ayudarle
Póngase en contacto con nosotros para obtener una evaluación personalizada y conseguir precios acordes a sus necesidades.
Implementación de comunicaciones inalámbricas LTE en FPGAs
Lea el white paper para obtener información sobre el flujo de trabajo completo.
