FPGAs y SoCs de Intel

Modele, verifique y programe sus algoritmos en dispositivos Intel.

Los expertos e ingenieros hardware utilizan MATLAB® y Simulink® a fin de desarrollar aplicaciones de prototipado y producción para la implementación en dispositivos FPGA y SoC de Intel®. Con MATLAB y Simulink podrá: 

  • Modelar la arquitectura de hardware a nivel de sistema
  • Programar su FPGA sin necesidad de escribir código
  • Simular y depurar su FPGA mediante herramientas de MATLAB y Simulink
  • Llevar a cabo el diseño FPGA y SoC para producción

“Como ingeniero de sistemas mecatrónicos, mi experiencia se centra en los sistemas de control y sus modelos, no en HDL y FPGAs. Con el diseño basado en modelos, puedo usar mi experiencia y mis conocimientos sobre el controlador y el sistema controlado para llevar a cabo gran parte del trabajo que suelen realizar los ingenieros de FPGAs y así reducir su carga de trabajo.”

Rob Reilink, DEMCON

Uso de MATLAB con FPGAs y SoCs de Intel

Modelado para la programación de FPGAs 

Agregue arquitectura hardware a su algoritmo mediante MATLAB y Simulink. Esto incluye cuantificaci (30:34), lo cual permite utilizar los recursos de forma más eficiente, y generación de código en punto flotante nativo (8:55), lo cual permite programar las FPGAs con más facilidad. Reutilice sus pruebas y el algoritmo de referencia para simular cada una de las mejoras sucesivas.

HDL Coder™ genera VHDL o Verilog sintetizable directamente a partir de bloques de funciones de Simulink y MATLAB compatibles con HDL para aplicaciones tales como procesamiento de señalescomunicaciones inalámbricascontrol de potencia y motoresprocesamiento de imágenes/vídeosIntel DSP Builder agrega bloques específicos de Intel a Simulink que se pueden integrar con los bloques nativos para la simulación y la generación de código HDL.

Analice los efectos de las arquitecturas hardware y software, incluidos los efectos derivados del uso de memoria y la planificación/el SO mediante SoC Blockset™.


Programación de FPGAs y SoCs de Intel

HDL Coder le guiará por los pasos necesarios para programar su FPGA o SoC directamente desde Simulink sin tener que escribir una línea de código. Desde HDL Coder, puede optimizar y generar VHDL o Verilog sintetizable junto con interfaces AXI para la conexión a un SoC. A partir de ahí, puede llamar a Embedded Coder para generar C/C++ a fin de programar el software que se ejecuta en el procesador embebido.

Puede descargar paquetes de soporte destinados a dispositivos FPGA y SoC de Intel para su uso con Embedded Coder y HDL Coder. Estos automatizan la síntesis de Intel Quartus Prime, el proceso de place and route y la programación de FPGAs/SoCs.


Simulación y depuración de FPGAs

HDL Verifier reutiliza los entornos de prueba de MATLAB y Simulink para verificar diseños FPGA. 

Gracias a la cosimulación (5:35), es posible ejecutar automáticamente el test bench de MATLAB o Simulink conectado con el diseño de Verilog o VHDL que se ejecuta en un simulador de Mentor Graphics o Cadence Design Systems.

La simulación FPGA-in-the-loop conecta el test bench de MATLAB o Simulink con placas FPGA de Intel soportadas a través de Ethernet, JTAG o PCI-Express (2:52).

Utilice MATLAB como interfaz AXI Master (5:00) para enviar datos a la FPGA, e inserte lógica de captura de datos (4:09) a fin de depurar la FPGA mediante puntos de prueba internos.


Diseño FPGA y SoC para producción

Los expertos e ingenieros hardware utilizan MATLAB y Simulink para colaborar en el diseño FPGA y SoC de producción para aplicaciones inalámbricas, de procesado de imagen y vídeo (20:59), control de motores y potencia (24:20) y críticas para la seguridad.

Las optimizaciones (49:42) de síntesis de alto nivel de HDL Coder contribuyen a satisfacer los objetivos de diseño a la vez que se mantiene la trazabilidad entre el RTL generado, el modelo y los requisitos, lo cual es importante en los flujos de trabajo de alta integridad tales como DO-254. Junto con VHDL y Verilog sintetizable, HDL Coder genera cores IP que conectan fácilmente con Quartus Prime para la integración de sistemas. Y HDL Verifier genera modelos de verificación (5:19) que contribuyen a acelerar el desarrollo de test benchs.