HDL Coder

ACTUALIZACIÓN IMPORTANTE

 

HDL Coder

Genere código VHDL y Verilog para diseños de FPGA y ASIC

Diseño de hardware de alto nivel

Diseñe un subsistema seleccionando entre más de 300 bloques de Simulink y funciones de MATLAB listos para HDL; agregue gráficos de Stateflow, modelos de Simscape™ y redes de Deep Learning. Simule el comportamiento del hardware de un diseño, explore arquitecturas alternativas y genere VHDL o Verilog sintetizable con tipos de datos de punto fijo, flotante o una combinación de ambos.

Plataformas de destino independientes del proveedor

Genere RTL sintetizable optimizado para plataformas de destino FPGA de proveedores líder en la industria, y utilícelo también con ASIC. Reutilice los mismos modelos para generar código de prototipos y producción.

Optimización del diseño

Explore una amplia variedad de opciones de arquitectura de hardware y cuantificación de punto fijo antes de efectuar una implementación RTL. Utilice optimizaciones de síntesis de alto nivel, tales como uso compartido de recursos, canalización y equilibrio de retardo, que se ajuste de manera eficiente a recursos de dispositivos tales como lógica, DSP y RAM.

Dispositivos basados en FPGA

Genere RTL que se ajuste de manera eficiente a dispositivos FPGA y SoC de Xilinx, Intel y Microchip. Asigne las entradas y salidas a la E/S en el nivel del dispositivo y los registros AXI mediante paquetes de soporte de hardware para las placas de uso habitual, o bien defina su propio diseño de referencia personalizado.

Flujos de trabajo para ASIC

Diseñe y verifique la arquitectura y la funcionalidad de hardware de alto nivel en el contexto de un sistema analógico, digital y de software mixto. Genere RTL con una alta calidad de resultados (QoR), o genere SystemC sintetizable para utilizarlo con Cadence® Stratus HLS.

Desarrollo de aplicaciones

Diseñe algoritmos de comunicación con subsistemas y bloques de Wireless HDL Toolbox™, o desarrolle implementaciones de transmisión de algoritmos de procesamiento de visión con Vision HDL Toolbox™. Implemente sistemas de control de motores complejos de baja latencia. 

Diseño para el hardware

Desarrolle algoritmos que funcionan de manera eficiente con data streaming. Agregue detalles de la arquitectura de hardware con bloques de MATLAB Function personalizados, gráficos de Stateflow y bloques de Simulink, listos para HDL.

Simulación y pruebas en tiempo real

Utilice HDL Workflow Advisor para implementar módulos de E/S de FPGA programables de Speedgoat y módulos similares de terceros como destino, y Simulink Real-Time™ para realizar simulaciones. Genere código HDL en Punto flotante nativo para simplificar flujos de trabajo de prototipado de alta precisión.

Verificación en etapas iniciales

Utilice HDL Verifier™ para asegurarse de que el RTL generado funcionará según los requisitos del contexto de su sistema. Verifique el HDL generado con bancos de pruebas MATLAB y Simulink realizando cosimulación con simuladores de HDL líderes en la industria. Ejecute pruebas de FPGA-in-the-loop para verificar la implementación de un diseño en placas FPGA de desarrollo.

“Simulink facilita la comunicación entre el equipo diseñador de hardware y el equipo de arquitectura de sistemas. Es un lenguaje compartido que permite intercambiar conocimientos, ideas y diseños. Con Simulink y HDL Coder, podemos centrarnos más en desarrollar algoritmos y perfeccionar el diseño a través de la simulación que en comprobar las reglas de codificación y la sintaxis VHDL.”

Marcel van Bakel, Philips Healthcare