Introducción

Explore ejemplos, vídeos y tutoriales sobre sistemas de señal mixta.

Fase 1: Introducción a la modelización de sistemas de señal mixta

Diseñe y simule sistemas analógicos y de señal mixta, tales como ADC y PLL, con Mixed-Signal Blockset.

Vídeo

Diseñe sistemas SerDes y genere modelos IBIS-AMI para interconexiones de alta velocidad, tales como DDR, PCI Express y Ethernet, con SerDes Toolbox.

Vídeo

Modele y simule sistemas electrónicos, mecatrónicos y eléctricos mediante Simscape Electrical.

Vídeo

Genere código VHDL y Verilog para diseños de FPGAs y ASICs mediante HDL Coder.

Vídeo

En este webinar mostramos cómo los ingenieros pueden crear un flujo de diseño coherente para el diseño de señal mixta. Lo ilustramos mediante demostraciones y casos de estudio de la industria.

Vídeo

Utilice Mixed-Signal Blockset para modelar un PLL comercial de número entero listo para usar con un preescalador de módulo dual que funciona al rededor de los 4 GHz. Verifique el rendimiento del PLL, incluido el ruido de fase, el tiempo de cierre y la frecuencia de funcionamiento.

Vídeo

Allegro Microsystems explica cómo aprovecha MATLAB y Simulink para el prototipado rápido, la agilización de la verificación basada en UVM y la generación automática de código RTL para circuitos integrados de sensores de señal mixta.

Vídeo

Mixed-Signal Blockset™ proporcionan modelos y ejemplos adicionales de sistemas habituales, tales como PLLs, ADCs, SerDes y SMPS, que destacan la integración analógica/digital.

Complemento

En este ejemplo se muestra cómo diseñar un PLL simple usando una arquitectura de referencia y cómo validarlo mediante PLL Testbench.

Documentación

En este ejemplo se muestra cómo personalizar un ADC flash mediante la adición de la probabilidad de metaestabilidad como una deficiencia y cómo medir dicha deficiencia.

Documentación

Instructor-Led Training

Fase 2: Modelización analógica con Simscape

Diseñe sistemas mecatrónicos mediante Simscape Electrical. Un actuador electromecánico y un vehículo eléctrico híbrido muestran el valor de la simulación en un proceso de diseño.

Vídeo

Convierta un modelo de actuador mecatrónico en código C y realice simulaciones en una configuración de tipo hardware-in-the-loop. Los parámetros de Simscape se ajustan en la plataforma hardware de tiempo real.

Vídeo

En este ejemplo se muestra cómo un ADC (convertidor analógico-digital) sigma-delta utiliza la modulación sigma-delta para convertir una señal de entrada analógica en una señal de salida digital.

Ejemplo

Directrices iniciales de adopción de HDL Coder para el diseño, con ejemplos para ilustrar ciertos conceptos.

Ejemplo

Directrices iniciales de adopción de HDL Coder para el diseño, con ejemplos para ilustrar ciertos conceptos.

Ejemplo

Este curso de un día se centra en la modelización de sistemas en varios dominios físicos y su combinación en un sistema multidominio en el entorno de Simulink mediante Simscape™.

Formación de pago

Fase 3: Diseño digital con generación de código HDL

Vea esta guía en vídeo de cinco partes para obtener información sobre el diseño FPGA con MATLAB. Descubra los factores clave que se deben tener en cuenta cuando un algoritmo de procesamiento de señales se implementa en hardware FPGA o ASIC.

Vídeo

Genere código VHDL o Verilog sintetizable e independiente de la plataforma directamente a partir de modelos en punto flotante de precisión simple, doble o media.

Vídeo

Aprenda los conceptos básicos de las matemáticas en punto fijo y cómo aplicar este conocimiento para implementar su diseño de manera eficiente en hardware de FPGA.

Vídeo

Este curso de dos días muestra cómo generar y verificar código HDL desde un modelo de Simulink utilizando HDL Coder™ y HDL Verifier™.

Instructor-Led Training

En este curso de tres días se revisan los fundamentos de DSP desde la perspectiva de la implementación dentro de una estructura de FPGA.

Instructor-Led Training

Fase 4: Descripción general de la verificación de sistemas de señal mixta

Verifique VHDL y Verilog mediante simuladores de HDL y test benches de tipo FPGA-in-the-loop con HDL Verifier.

Vídeo

Vídeo

Utilice HDL Verifier para importar VHDL o Verilog escrito a mano o heredado para cosimulación con Simulink.

Vídeo

Directrices iniciales de adopción de HDL Coder para el diseño, con ejemplos para ilustrar ciertos conceptos.

Vídeo

Las simulaciones de PLLs suelen ser lentas, lo que alarga el plazo de desarrollo de los proyectos. Para acelerar el diseño de PLLs, los ingenieros utilizan herramientas de MathWorks. Estas herramientas modelan la realimentación de manera eficiente, permiten simular conjuntamente componentes analógicos y digitales, y tienen

Vídeo

En este ejemplo se muestra cómo crear un test bench de comportamiento mediante la generación de componentes DPI-C de SystemVerilog.

Ejemplo